📄 codeloc1k.fit.rpt
字号:
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/codeloc1k/codeloc1k.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/codeloc1k/codeloc1k.pin.
+--------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+----------------------+
; Resource ; Usage ;
+---------------------------------------------+----------------------+
; Total logic elements ; 41 / 5,980 ( < 1 % ) ;
; -- Combinational with no register ; 12 ;
; -- Register only ; 12 ;
; -- Combinational with a register ; 17 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 12 ;
; -- 3 input functions ; 5 ;
; -- 2 input functions ; 10 ;
; -- 1 input functions ; 8 ;
; -- 0 input functions ; 6 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 37 ;
; -- arithmetic mode ; 4 ;
; -- qfbk mode ; 4 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 9 ;
; -- asynchronous clear/load mode ; 2 ;
; ; ;
; Total LABs ; 6 / 598 ( 1 % ) ;
; Logic elements in carry chains ; 5 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 32 / 185 ( 17 % ) ;
; -- Clock pins ; 2 / 2 ( 100 % ) ;
; Global signals ; 4 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; Global clocks ; 4 / 8 ( 50 % ) ;
; Maximum fan-out node ; clk4 ;
; Maximum fan-out ; 13 ;
; Total fan-out ; 151 ;
; Average fan-out ; 2.01 ;
+---------------------------------------------+----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk1 ; 169 ; 3 ; 35 ; 17 ; 1 ; 8 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clk2 ; 173 ; 3 ; 35 ; 18 ; 2 ; 10 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clk4 ; 153 ; 3 ; 35 ; 12 ; 1 ; 13 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clk7 ; 28 ; 1 ; 0 ; 12 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[0] ; 233 ; 2 ; 6 ; 21 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[1] ; 234 ; 2 ; 6 ; 21 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[2] ; 235 ; 2 ; 4 ; 21 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[3] ; 236 ; 2 ; 4 ; 21 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[4] ; 237 ; 2 ; 4 ; 21 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[5] ; 238 ; 2 ; 2 ; 21 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[6] ; 239 ; 2 ; 2 ; 21 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q[7] ; 240 ; 2 ; 2 ; 21 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[0] ; 1 ; 1 ; 0 ; 20 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[1] ; 2 ; 1 ; 0 ; 20 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[2] ; 3 ; 1 ; 0 ; 19 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[3] ; 4 ; 1 ; 0 ; 19 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[4] ; 6 ; 1 ; 0 ; 18 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[5] ; 7 ; 1 ; 0 ; 18 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[6] ; 8 ; 1 ; 0 ; 18 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; q_temp[7] ; 12 ; 1 ; 0 ; 17 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; c[0] ; 13 ; 1 ; 0 ; 17 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; c[1] ; 14 ; 1 ; 0 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; c[2] ; 15 ; 1 ; 0 ; 16 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; c[3] ; 16 ; 1 ; 0 ; 16 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; d[0] ; 17 ; 1 ; 0 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; d[1] ; 18 ; 1 ; 0 ; 15 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; d[2] ; 19 ; 1 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; d[3] ; 20 ; 1 ; 0 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; d[4] ; 21 ; 1 ; 0 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; fa ; 138 ; 3 ; 35 ; 7 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; fb ; 137 ; 3 ; 35 ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; police11 ; 174 ; 3 ; 35 ; 18 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 20 / 44 ( 45 % ) ; 3.3V ; -- ;
; 2 ; 8 / 48 ( 16 % ) ; 3.3V ; -- ;
; 3 ; 6 / 45 ( 13 % ) ; 3.3V ; -- ;
; 4 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; q_temp[0] ; input ; LVTTL ; ; Row I/O ; Y ;
; 2 ; 1 ; 1 ; q_temp[1] ; input ; LVTTL ; ; Row I/O ; Y ;
; 3 ; 2 ; 1 ; q_temp[2] ; input ; LVTTL ; ; Row I/O ; Y ;
; 4 ; 3 ; 1 ; q_temp[3] ; input ; LVTTL ; ; Row I/O ; Y ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -