davincihd.hier_info

DaVinci HD CPLD Firmware Resources 这是TI原装开发板DM6467原理图的 CPLD的VHDL代码

|davincihd
UART2_RXD <= UART2_RXD~0.DB_MAX_OUTPUT_PORT_TYPE
UART2_EN => Enable_MODULATED_CIR~0.IN1
ATA_RESETn <= Reset_ATA~0.DB_MAX_OUTPUT_PORT_TYPE
ATA_CTL_BUFF_ONn <= Enable_ATA~2.DB_MAX_OUTPUT_PORT_TYPE
ATA_DATA_BUFF_ONn <= Enable_ATA~2.DB_MAX_OUTPUT_PORT_TYPE
ATA_BUFF_PWR => Enable_ATA~1.IN1
GP00 <= GP00~0.DB_MAX_OUTPUT_PORT_TYPE
GP01 <= GP01~0.DB_MAX_OUTPUT_PORT_TYPE
GP02 => ~NO_FANOUT~
GP03 => ~NO_FANOUT~
GP04 <= GP04~0.DB_MAX_OUTPUT_PORT_TYPE
GP06 => VSCALE0~0.DATAB
GP07 => VSCALE1~0.DATAB
GPIO_IR_EN => Enable_DEMODULATED_CIR~0.IN1
I2C_INTn => GP00~0.DATAB
ARM_EMU_RSTn => Reset_CPU~0.IN1
PB_RESET => process0~0.IN1
POR_RESETn => tc_scl_low.ACLR
POR_RESETn => tc_sync_ponrs[0].ACLR
POR_RESETn => tc_sync_ponrs[1].ACLR
POR_RESETn => tc_sync_ponrs[2].ACLR
POR_RESETn => tc_sync_pb_capture.ACLR
POR_RESETn => process0~0.IN0
TVP7002_RSTn <= Reset_TVP7002~0.DB_MAX_OUTPUT_PORT_TYPE
TVP7002_PWD <= Reg1[3].DB_MAX_OUTPUT_PORT_TYPE
TVP5147_RSTn <= Reset_TVP5147~0.DB_MAX_OUTPUT_PORT_TYPE
TVP5147_PWD <= Reg1[1].DB_MAX_OUTPUT_PORT_TYPE
PCI_FORCE_ON <= PCI_DETECTn.DB_MAX_OUTPUT_PORT_TYPE
PCI_DETECTn => Enable_ATA~0.IN1
PCI_DETECTn => PCI_DETECTS0~0.IN1
PCI_DETECTn => CTL_PCI_DETECTn.DATAIN
PCI_DETECTn => PCI_FORCE_ON.DATAIN
DC_ALT_VCXO_EN => CPLD_DC_ALT_VCXO_ENn.DATAIN
DC_VCXO_CLK_EN => CPLD_DC_VCXO_CLK_ENn.DATAIN
CPLD_DC_ALT_VCXO_ENn <= DC_ALT_VCXO_EN.DB_MAX_OUTPUT_PORT_TYPE
CPLD_DC_VCXO_CLK_ENn <= DC_VCXO_CLK_EN.DB_MAX_OUTPUT_PORT_TYPE
TVP5417_I2Cn <= Reg1[4].DB_MAX_OUTPUT_PORT_TYPE
TVP7002_I2Cn <= Reg1[4].DB_MAX_OUTPUT_PORT_TYPE
IR_IN => GP01~0.DATAIN
IR_IN => CirIn.DATAB
VIDEO_IN_EN0 => Enable_HD_Y~0.IN1
VIDEO_IN_EN0 => Enable_CV~0.IN1
VIDEO_IN_EN1 => Enable_HD_C~0.IN1
VIDEO_IN_EN1 => Enable_SV~0.IN1
VIDEO_OUT_EN0 => Enable_ADV_Y~0.IN1
VIDEO_OUT_EN0 => Enable_ADV_S~0.IN1
VIDEO_OUT_EN1 => Enable_ADV_C~0.IN1
VID_INLO_S0 <= Enable_CV~0.DB_MAX_OUTPUT_PORT_TYPE
VID_INLO_S1 <= Enable_HD_Y~0.DB_MAX_OUTPUT_PORT_TYPE
VID_INHI_S0 <= Enable_SV~0.DB_MAX_OUTPUT_PORT_TYPE
VID_INHI_S1 <= Enable_HD_C~0.DB_MAX_OUTPUT_PORT_TYPE
VIDOUT_LO_S0 <= Enable_ADV_S~0.DB_MAX_OUTPUT_PORT_TYPE
VIDOUT_LO_S1 <= Enable_ADV_Y~0.DB_MAX_OUTPUT_PORT_TYPE
VIDOUT_HI_S0 <= Enable_ADV_C~0.DB_MAX_OUTPUT_PORT_TYPE
SYS_RESETn <= Reset_SYSTEM~0.DB_MAX_OUTPUT_PORT_TYPE
CPU_RESETz <= Reset_CPU~0.DB_MAX_OUTPUT_PORT_TYPE
CPU_PORz <= tc_sync_ponrs[2].DB_MAX_OUTPUT_PORT_TYPE
VLYNQ_RESETn <= Reset_VLYNQ~0.DB_MAX_OUTPUT_PORT_TYPE
HDD_PWR_EN <= comb~1
DC_P3_DETECTn <= Enable_ATA~2.DB_MAX_OUTPUT_PORT_TYPE
PCI_ATA_DETECTn <= PCI_ATA_DETECTn~0.DB_MAX_OUTPUT_PORT_TYPE
VSCALE0 <= VSCALE0~0.DB_MAX_OUTPUT_PORT_TYPE
VSCALE1 <= VSCALE1~0.DB_MAX_OUTPUT_PORT_TYPE
USB_VBUS => DRV_VBUS~0.OE
DRV_VBUS <= DRV_VBUS~0
CTL_PCI_DETECTn <= PCI_DETECTn.DB_MAX_OUTPUT_PORT_TYPE
PCI_DETECTS0 <= PCI_DETECTS0~0.DB_MAX_OUTPUT_PORT_TYPE
PCI_DETECTS1 <= PCI_DETECTS1~0.DB_MAX_OUTPUT_PORT_TYPE
PCI_DETECTS2 <= EXT_EMIF_MODE.DB_MAX_OUTPUT_PORT_TYPE
VBUS_FEEDBACK => GP04~0.DATAB
EXT_EMIF_MODE => Enable_ATA~0.IN0
EXT_EMIF_MODE => PCI_ATA_DETECTn~0.IN0
EXT_EMIF_MODE => PCI_DETECTS0~0.IN0
EXT_EMIF_MODE => PCI_DETECTS2.DATAIN
CLKIN => tc_ponrs_counter[11].CLK
CLKIN => tc_ponrs_counter[10].CLK
CLKIN => tc_ponrs_counter[9].CLK
CLKIN => tc_ponrs_counter[8].CLK
CLKIN => tc_ponrs_counter[7].CLK
CLKIN => tc_ponrs_counter[6].CLK
CLKIN => tc_ponrs_counter[5].CLK
CLKIN => tc_ponrs_counter[4].CLK
CLKIN => tc_ponrs_counter[3].CLK
CLKIN => tc_ponrs_counter[2].CLK
CLKIN => tc_ponrs_counter[1].CLK
CLKIN => tc_ponrs_counter[0].CLK
CLKIN => tc_sync_pb_capture.CLK
CLKIN => tc_sync_pb_porz[1].CLK
CLKIN => tc_sync_pb_porz[0].CLK
CLKIN => tc_sync_ponrs[2].CLK
CLKIN => tc_sync_ponrs[1].CLK
CLKIN => tc_sync_ponrs[0].CLK
CLKIN => tc_scl_low.CLK
CLKIN => sync_scl[3].CLK
CLKIN => sync_scl[2].CLK
CLKIN => sync_scl[1].CLK
CLKIN => sync_scl[0].CLK
CLKIN => davincihdcir:U1.CLKIN
CLKIN => sync_sda[3].CLK
CLKIN => sync_sda[2].CLK
CLKIN => sync_sda[1].CLK
CLKIN => sync_sda[0].CLK
PIN_I2C_SCL <= PIN_I2C_SCL~0
PIN_I2C_SDA_IN => sync_sda[0].DATAIN
I2C_SDA_OUT <= I2C_SDA_OUT~3.DB_MAX_OUTPUT_PORT_TYPE


|davincihd|davincihdcir:U1
Reset_SYSTEM => clkdiv[8].ACLR
Reset_SYSTEM => clkdiv[7].ACLR
Reset_SYSTEM => clkdiv[6].ACLR
Reset_SYSTEM => clkdiv[5].ACLR
Reset_SYSTEM => clkdiv[4].ACLR
Reset_SYSTEM => clkdiv[3].ACLR
Reset_SYSTEM => clkdiv[2].ACLR
Reset_SYSTEM => clkdiv[1].ACLR
Reset_SYSTEM => clkdiv[0].ACLR
Reset_SYSTEM => clken.ACLR
Reset_SYSTEM => sync[3].ACLR
Reset_SYSTEM => sync[2].ACLR
Reset_SYSTEM => sync[1].ACLR
Reset_SYSTEM => sync[0].ACLR
Reset_SYSTEM => risingedge.ACLR
Reset_SYSTEM => fallingedge.ACLR
Reset_SYSTEM => modulate.ACLR
Reset_SYSTEM => cirmod.ACLR
CLKIN => clkdiv[8].CLK
CLKIN => clkdiv[7].CLK
CLKIN => clkdiv[6].CLK
CLKIN => clkdiv[5].CLK
CLKIN => clkdiv[4].CLK
CLKIN => clkdiv[3].CLK
CLKIN => clkdiv[2].CLK
CLKIN => clkdiv[1].CLK
CLKIN => clkdiv[0].CLK
CLKIN => clken.CLK
CLKIN => sync[3].CLK
CLKIN => sync[2].CLK
CLKIN => sync[1].CLK
CLKIN => sync[0].CLK
CLKIN => risingedge.CLK
CLKIN => fallingedge.CLK
CLKIN => modulate.CLK
CLKIN => cirmod.CLK
CIRIN => sync[0].DATAIN
CIROUT <= cirmod.DB_MAX_OUTPUT_PORT_TYPE
CIRSAMPLE <= clken.DB_MAX_OUTPUT_PORT_TYPE
CIRRISE <= risingedge.DB_MAX_OUTPUT_PORT_TYPE
CIRFALL <= fallingedge.DB_MAX_OUTPUT_PORT_TYPE