davincihd.tan.rpt

DaVinci HD CPLD Firmware Resources 这是TI原装开发板DM6467原理图的 CPLD的VHDL代码

; 76.690 ns                               ; 150.53 MHz ( period = 6.643 ns )                    ; REG_ADDR[0]               ; Reg1[0]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.934 ns                ;
; 76.692 ns                               ; 150.58 MHz ( period = 6.641 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[6]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.932 ns                ;
; 76.775 ns                               ; 152.49 MHz ( period = 6.558 ns )                    ; REG_ADDR[1]               ; Reg1[3]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.849 ns                ;
; 76.775 ns                               ; 152.49 MHz ( period = 6.558 ns )                    ; REG_ADDR[1]               ; Reg1[7]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.849 ns                ;
; 76.775 ns                               ; 152.49 MHz ( period = 6.558 ns )                    ; REG_ADDR[1]               ; Reg1[5]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.849 ns                ;
; 76.775 ns                               ; 152.49 MHz ( period = 6.558 ns )                    ; REG_ADDR[1]               ; Reg1[0]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.849 ns                ;
; 76.842 ns                               ; 154.06 MHz ( period = 6.491 ns )                    ; REG_ADDR[0]               ; Reg0[4]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.782 ns                ;
; 76.842 ns                               ; 154.06 MHz ( period = 6.491 ns )                    ; REG_ADDR[0]               ; Reg0[5]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.782 ns                ;
; 76.842 ns                               ; 154.06 MHz ( period = 6.491 ns )                    ; REG_ADDR[0]               ; Reg0[2]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.782 ns                ;
; 76.842 ns                               ; 154.06 MHz ( period = 6.491 ns )                    ; REG_ADDR[0]               ; Reg0[6]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.782 ns                ;
; 76.842 ns                               ; 154.06 MHz ( period = 6.491 ns )                    ; REG_ADDR[0]               ; Reg0[0]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.782 ns                ;
; 76.921 ns                               ; 155.96 MHz ( period = 6.412 ns )                    ; REG_ADDR[1]               ; Reg0[4]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.703 ns                ;
; 76.921 ns                               ; 155.96 MHz ( period = 6.412 ns )                    ; REG_ADDR[1]               ; Reg0[5]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.703 ns                ;
; 76.921 ns                               ; 155.96 MHz ( period = 6.412 ns )                    ; REG_ADDR[1]               ; Reg0[2]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.703 ns                ;
; 76.921 ns                               ; 155.96 MHz ( period = 6.412 ns )                    ; REG_ADDR[1]               ; Reg0[6]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.703 ns                ;
; 76.921 ns                               ; 155.96 MHz ( period = 6.412 ns )                    ; REG_ADDR[1]               ; Reg0[0]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.703 ns                ;
; 76.935 ns                               ; 156.30 MHz ( period = 6.398 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.689 ns                ;
; 77.034 ns                               ; 158.76 MHz ( period = 6.299 ns )                    ; davincihdcir:U1|clkdiv[1] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.590 ns                ;
; 77.079 ns                               ; 159.90 MHz ( period = 6.254 ns )                    ; davincihdcir:U1|clkdiv[3] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.545 ns                ;
; 77.117 ns                               ; 160.88 MHz ( period = 6.216 ns )                    ; davincihdcir:U1|clkdiv[2] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.507 ns                ;
; 77.233 ns                               ; 163.93 MHz ( period = 6.100 ns )                    ; davincihdcir:U1|clkdiv[5] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.391 ns                ;
; 77.247 ns                               ; 164.31 MHz ( period = 6.086 ns )                    ; REG_ADDR[0]               ; Reg0[3]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.377 ns                ;
; 77.247 ns                               ; 164.31 MHz ( period = 6.086 ns )                    ; REG_ADDR[0]               ; Reg0[7]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.377 ns                ;
; 77.248 ns                               ; 164.34 MHz ( period = 6.085 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[3] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.376 ns                ;
; 77.277 ns                               ; 165.13 MHz ( period = 6.056 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[1]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.347 ns                ;
; 77.286 ns                               ; 165.37 MHz ( period = 6.047 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[5] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.338 ns                ;
; 77.289 ns                               ; 165.45 MHz ( period = 6.044 ns )                    ; davincihdcir:U1|clkdiv[4] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.335 ns                ;
; 77.290 ns                               ; 165.48 MHz ( period = 6.043 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.334 ns                ;
; 77.302 ns                               ; 165.81 MHz ( period = 6.031 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[7]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.322 ns                ;
; 77.325 ns                               ; 166.44 MHz ( period = 6.008 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[2]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.299 ns                ;
; 77.326 ns                               ; 166.47 MHz ( period = 6.007 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[4]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.298 ns                ;
; 77.326 ns                               ; 166.47 MHz ( period = 6.007 ns )                    ; REG_ADDR[1]               ; Reg0[3]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.298 ns                ;
; 77.326 ns                               ; 166.47 MHz ( period = 6.007 ns )                    ; REG_ADDR[1]               ; Reg0[7]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.298 ns                ;
; 77.327 ns                               ; 166.50 MHz ( period = 6.006 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[3]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.297 ns                ;
; 77.329 ns                               ; 166.56 MHz ( period = 6.004 ns )                    ; davincihdcir:U1|clkdiv[6] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.295 ns                ;
; 77.333 ns                               ; 166.67 MHz ( period = 6.000 ns )                    ; STATE.s2                  ; DATA_OUT_BUF[5]           ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.291 ns                ;
; 77.347 ns                               ; 167.06 MHz ( period = 5.986 ns )                    ; davincihdcir:U1|clkdiv[1] ; davincihdcir:U1|clkdiv[3] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.277 ns                ;
; 77.382 ns                               ; 168.04 MHz ( period = 5.951 ns )                    ; DATA_READ                 ; Reg1[1]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.242 ns                ;
; 77.382 ns                               ; 168.04 MHz ( period = 5.951 ns )                    ; DATA_READ                 ; Reg1[2]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.242 ns                ;
; 77.385 ns                               ; 168.12 MHz ( period = 5.948 ns )                    ; davincihdcir:U1|clkdiv[1] ; davincihdcir:U1|clkdiv[5] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.239 ns                ;
; 77.387 ns                               ; 168.18 MHz ( period = 5.946 ns )                    ; DATA_READ                 ; Reg1[4]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.237 ns                ;
; 77.387 ns                               ; 168.18 MHz ( period = 5.946 ns )                    ; DATA_READ                 ; Reg1[6]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.237 ns                ;
; 77.389 ns                               ; 168.24 MHz ( period = 5.944 ns )                    ; davincihdcir:U1|clkdiv[1] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.235 ns                ;
; 77.426 ns                               ; 169.29 MHz ( period = 5.907 ns )                    ; DATA_READ                 ; Reg0[1]                   ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.198 ns                ;
; 77.430 ns                               ; 169.41 MHz ( period = 5.903 ns )                    ; davincihdcir:U1|clkdiv[2] ; davincihdcir:U1|clkdiv[3] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.194 ns                ;
; 77.430 ns                               ; 169.41 MHz ( period = 5.903 ns )                    ; davincihdcir:U1|clkdiv[3] ; davincihdcir:U1|clkdiv[5] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.194 ns                ;
; 77.434 ns                               ; 169.52 MHz ( period = 5.899 ns )                    ; davincihdcir:U1|clkdiv[3] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.190 ns                ;
; 77.468 ns                               ; 170.50 MHz ( period = 5.865 ns )                    ; davincihdcir:U1|clkdiv[2] ; davincihdcir:U1|clkdiv[5] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.156 ns                ;
; 77.472 ns                               ; 170.62 MHz ( period = 5.861 ns )                    ; davincihdcir:U1|clkdiv[2] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.152 ns                ;
; 77.558 ns                               ; 173.16 MHz ( period = 5.775 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[6] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 5.066 ns                ;
; 77.640 ns                               ; 175.65 MHz ( period = 5.693 ns )                    ; davincihdcir:U1|clkdiv[4] ; davincihdcir:U1|clkdiv[5] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.984 ns                ;
; 77.644 ns                               ; 175.78 MHz ( period = 5.689 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[1] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.980 ns                ;
; 77.644 ns                               ; 175.78 MHz ( period = 5.689 ns )                    ; davincihdcir:U1|clkdiv[4] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.980 ns                ;
; 77.657 ns                               ; 176.18 MHz ( period = 5.676 ns )                    ; davincihdcir:U1|clkdiv[1] ; davincihdcir:U1|clkdiv[6] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.967 ns                ;
; 77.678 ns                               ; 176.83 MHz ( period = 5.655 ns )                    ; davincihdcir:U1|clkdiv[0] ; davincihdcir:U1|clkdiv[4] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.946 ns                ;
; 77.681 ns                               ; 176.93 MHz ( period = 5.652 ns )                    ; davincihdcir:U1|clkdiv[7] ; davincihdcir:U1|clkdiv[8] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.943 ns                ;
; 77.702 ns                               ; 177.59 MHz ( period = 5.631 ns )                    ; davincihdcir:U1|clkdiv[3] ; davincihdcir:U1|clkdiv[6] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.922 ns                ;
; 77.711 ns                               ; 177.87 MHz ( period = 5.622 ns )                    ; davincihdcir:U1|clkdiv[5] ; davincihdcir:U1|clkdiv[7] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.913 ns                ;
; 77.730 ns                               ; 178.48 MHz ( period = 5.603 ns )                    ; DATA_ACK                  ; STATE.s0                  ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.894 ns                ;
; 77.735 ns                               ; 178.64 MHz ( period = 5.598 ns )                    ; DATA_ACK                  ; STATE.s2                  ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.889 ns                ;
; 77.740 ns                               ; 178.79 MHz ( period = 5.593 ns )                    ; davincihdcir:U1|clkdiv[2] ; davincihdcir:U1|clkdiv[6] ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.884 ns                ;
; 77.758 ns                               ; 179.37 MHz ( period = 5.575 ns )                    ; STATE.s1                  ; READ_OR_WRITE             ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.866 ns                ;
; 77.758 ns                               ; 179.37 MHz ( period = 5.575 ns )                    ; STATE.s1                  ; REG_ADDR[1]               ; CLKIN      ; CLKIN    ; 83.333 ns                   ; 82.624 ns                 ; 4.866 ns                ;