sys_init.c

FIR IIR 实验的源代码

/********************************************************
*
*   Copyright (c) 2007, BeiJing EFLAG Technology Co., LTD.
*   All rights reserved.
*
*   文件名称 ： sys_init.c
*   摘 要    ： CB的工程的初始化代码
*
*   当前版本 ： 0.1
*   作 者    ： cosmo
*   完成日期 ： 2007年
*
*   取代版本 ：
*   原作者   ： 
*   修改内容 ：
*   完成日期 ： 
*
********************************************************/
#include <cdefBF561.h>
#include <ccblkfn.h>
#include <sys\exception.h>

#include "../sys_res.h"
#include "sys_init.h"


/********************************************************
*
*	函数名        : Init_EBIU
*	函数功能      : 配置BF561的EBIU
*	函数输入参数  : 
*	函数输出      : 
*	说明          :
*
********************************************************/
void Init_EBIU(void)
{
	
/*	*pEBIU_AMBCTL0	= 0x7bb07bb0;	// <--|Write access time = 7 cycles, read access time = 11 cycles, no ARDY
	*pEBIU_AMBCTL1	= 0x7bb07bb0;	//    |Hold time = 2 cycles, setup time = 3 cycles, transition time = 4 cycles
	*pEBIU_AMGCTL	= 0x000F;		//	  |Enable all memory banks
*/
	*pEBIU_AMBCTL0	= 0x7bb07bb0;
	*pEBIU_AMBCTL1	= 0xa4c77bb0;
	*pEBIU_AMGCTL	= 0x00FF;
										
}

/********************************************************
*
*	函数名        : Init_SDRAM
*	函数功能      : 配置SDRAM
*	函数输入参数  : 
*	函数输出      : 
*	说明          :
*
********************************************************/
void Init_SDRAM(void)
{
/*	//SDRAM Refresh Rate Control Register
	*pEBIU_SDRRC = 0x00000817;	
	//SDRAM Memory Bank Control Register
	*pEBIU_SDBCTL = 0x00000015;
	//SDRAM Memory Global Control Register	
	*pEBIU_SDGCTL = 0x0091998D;	
*/
	#define CAS_LATENCY 0xc // 0x8
	
	*pEBIU_SDGCTL|=(1<<24);
	ssync();
	//SDRAM Refresh Rate Control Register
	*pEBIU_SDRRC = 0x00000817;	
	//SDRAM Memory Bank Control Register
	*pEBIU_SDBCTL = 0x00000015;
	//SDRAM Memory Global Control Register	
	if(*pEBIU_SDSTAT&0x4)
	{
		/* will power up in next access */
		*pEBIU_SDGCTL	= 0x00119981|CAS_LATENCY;
	}
	else
	{
		*pEBIU_SDGCTL	= 0x00919981|CAS_LATENCY;
	}
	ssync();

}