add_multi.v

来自「插值滤波器,用于音频解码调制解调,滤波器系数用移位相加实现」· Verilog 代码 · 共 10 行

`timescale 1ns/10ps
module add_multi(in1,in2,out);

input [18:1] in1,in2;
output [19:1] out;
 
assign out={1'b0,in1}+{1'b0,in2};

endmodule