mux_4.v

插值滤波器,用于音频解码调制解调,滤波器系数用移位相加实现

`timescale 1ns/10ps
module mux_4(data_in1,data_in2,data_in3,data_in4,control,data_out);

input [18:1] data_in1,data_in2,data_in3,data_in4;
input [2:1] control;
output [18:1] data_out;

reg [18:1] data_out;

always@(data_in1 or data_in2 or data_in3 or data_in4 or control)
case(control)
  2'b00 : data_out = data_in1;
  2'b01 : data_out = data_in2;
  2'b10 : data_out = data_in3;
  2'b11 : data_out = data_in4;
  default : data_out = 0;
endcase
endmodule  

//module mux_5(data_in1,data_in2,data_in3,data_in4,control,data_out);

//input [18:1] data_in1,data_in2,data_in3,data_in4;
//input [2:1] control;
//output [18:1] data_out;

//assign data_out = control[1] ? (control[2] ? data_in1 : data_in2) : (control[2] ? data_in3 : data_in4);

//endmodule

//module mux_6(data_in1,data_in2,data_in3,data_in4,control,data_out);

//input [18:1] data_in1,data_in2,data_in3,data_in4;
//input [2:1] control;
//output [18:1] data_out;

//reg [18:1] data_out;

//always@(control)
//if(control == 2'b00)
//  data_out<=data_in1;
//else if(control == 2'b01)
//        data_out<=data_in2;
//     else if(control == 2'b10)
//            data_out<=data_in3;
//          else if(control == 2'b11)
//                 data_out<=data_in4;
//               else
//                 data_out<=0;
//               
//endmodule