📄 shift_up.v
字号:
`timescale 1ns/10ps
module shift_up(data_in,data_out);
input [18:1] data_in;
output [18:1] data_out;
assign data_out=data_in<<2;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -