📄 vhdl1.vhd
字号:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY Vhdl1 IS
PORT (a,b,s:IN STD_LOGIC;
c:OUT STD_LOGIC);
END Vhdl1;
ARCHITECTURE choice OF Vhdl1 IS
BEGIN
PROCESS (s)
BEGIN
IF s = '1' THEN
c <= a;
ELSE
c <= b;
END IF;
END PROCESS;
END choice;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -