mcf548x_gpio.h

freescale MCF5485EVB开发板上中断操作示例

#define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H3             (0x08)
#define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H4             (0x10)
#define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H5            (0x20)
#define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H6            (0x40)
#define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H7            (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_FEC1L */
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L0            (0x01)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L1            (0x02)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L2            (0x04)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L3            (0x08)
#define MCF_GPIO_PCLRR_FEC1L_PODRFEC1L4             (0x10)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L5            (0x20)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L6            (0x40)
#define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L7            (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */
#define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C0          (0x01)
#define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C1          (0x02)
#define MCF_GPIO_PCLRR_FECI2C_PODRFECI2C2           (0x04)
#define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C3          (0x08)

/* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBG */
#define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG0             (0x01)
#define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG1             (0x02)
#define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG2             (0x04)
#define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG3            (0x08)
#define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG4            (0x10)

/* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBR */
#define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR0            (0x01)
#define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR1            (0x02)
#define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR2            (0x04)
#define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR3             (0x08)
#define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR4             (0x10)

/* Bit definitions and macros for MCF_GPIO_PCLRR_PSC3PSC2 */
#define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC20       (0x01)
#define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC21       (0x02)
#define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC22      (0x04)
#define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC23      (0x08)
#define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC24      (0x10)
#define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC25       (0x20)
#define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC26       (0x40)
#define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC27      (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_PSC1PSC0 */
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC00      (0x01)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC01      (0x02)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC02      (0x04)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC03      (0x08)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC04      (0x10)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC05      (0x20)
#define MCF_GPIO_PCLRR_PSC1PSC0_PODRPSC1PSC06       (0x40)
#define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC07      (0x80)

/* Bit definitions and macros for MCF_GPIO_PCLRR_DSPI */
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI0              (0x01)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI1              (0x02)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI2              (0x04)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI3              (0x08)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI4              (0x10)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI5              (0x20)
#define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI6              (0x40)

/* Bit definitions and macros for MCF_GPIO_PAR_FBCTL */
#define MCF_GPIO_PAR_FBCTL_PAR_TS(x)                (((x)&0x0003)<<0)
#define MCF_GPIO_PAR_FBCTL_PAR_TA                   (0x0004)
#define MCF_GPIO_PAR_FBCTL_PAR_RWB                  (0x0010)
#define MCF_GPIO_PAR_FBCTL_PAR_OE                   (0x0040)
#define MCF_GPIO_PAR_FBCTL_PAR_BWE0                 (0x0100)
#define MCF_GPIO_PAR_FBCTL_PAR_BWE1                 (0x0400)
#define MCF_GPIO_PAR_FBCTL_PAR_BWE2                 (0x1000)
#define MCF_GPIO_PAR_FBCTL_PAR_BWE3                 (0x4000)
#define MCF_GPIO_PAR_FBCTL_PAR_TS_GPIO              (0)
#define MCF_GPIO_PAR_FBCTL_PAR_TS_TBST              (2)
#define MCF_GPIO_PAR_FBCTL_PAR_TS_TS                (3)

/* Bit definitions and macros for MCF_GPIO_PAR_FBCS */
#define MCF_GPIO_PAR_FBCS_PAR_CS1                   (0x02)
#define MCF_GPIO_PAR_FBCS_PAR_CS2                   (0x04)
#define MCF_GPIO_PAR_FBCS_PAR_CS3                   (0x08)
#define MCF_GPIO_PAR_FBCS_PAR_CS4                   (0x10)
#define MCF_GPIO_PAR_FBCS_PAR_CS5                   (0x20)

/* Bit definitions and macros for MCF_GPIO_PAR_DMA */
#define MCF_GPIO_PAR_DMA_PAR_DREQ0(x)               (((x)&0x03)<<0)
#define MCF_GPIO_PAR_DMA_PAR_DREQ1(x)               (((x)&0x03)<<2)
#define MCF_GPIO_PAR_DMA_PAR_DACK0(x)               (((x)&0x03)<<4)
#define MCF_GPIO_PAR_DMA_PAR_DACK1(x)               (((x)&0x03)<<6)
#define MCF_GPIO_PAR_DMA_PAR_DACKx_GPIO             (0)
#define MCF_GPIO_PAR_DMA_PAR_DACKx_TOUT             (2)
#define MCF_GPIO_PAR_DMA_PAR_DACKx_DACK             (3)
#define MCF_GPIO_PAR_DMA_PAR_DREQx_GPIO             (0)
#define MCF_GPIO_PAR_DMA_PAR_DREQx_TIN              (2)
#define MCF_GPIO_PAR_DMA_PAR_DREQx_DREQ             (3)

/* Bit definitions and macros for MCF_GPIO_PAR_FECI2CIRQ */
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ5             (0x0001)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ6             (0x0002)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_SCL              (0x0004)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_SDA              (0x0008)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC(x)         (((x)&0x0003)<<6)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO(x)        (((x)&0x0003)<<8)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MII            (0x0400)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E17              (0x0800)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDC            (0x1000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDIO           (0x2000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MII            (0x4000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E07              (0x8000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_CANRX     (0x0000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_SDA       (0x0200)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_EMDIO     (0x0300)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_CANTX      (0x0000)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_SCL        (0x0080)
#define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_EMDC       (0x00C0)

/* Bit definitions and macros for MCF_GPIO_PAR_PCIBG */
#define MCF_GPIO_PAR_PCIBG_PAR_PCIBG0(x)            (((x)&0x0003)<<0)
#define MCF_GPIO_PAR_PCIBG_PAR_PCIBG1(x)            (((x)&0x0003)<<2)
#define MCF_GPIO_PAR_PCIBG_PAR_PCIBG2(x)            (((x)&0x0003)<<4)
#define MCF_GPIO_PAR_PCIBG_PAR_PCIBG3(x)            (((x)&0x0003)<<6)
#define MCF_GPIO_PAR_PCIBG_PAR_PCIBG4(x)            (((x)&0x0003)<<8)

/* Bit definitions and macros for MCF_GPIO_PAR_PCIBR */
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBG0(x)            (((x)&0x0003)<<0)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBG1(x)            (((x)&0x0003)<<2)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBG2(x)            (((x)&0x0003)<<4)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBG3(x)            (((x)&0x0003)<<6)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBR0(x)            (((x)&0x0003)<<0)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBR1(x)            (((x)&0x0003)<<2)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBR2(x)            (((x)&0x0003)<<4)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBR3(x)            (((x)&0x0003)<<6)
#define MCF_GPIO_PAR_PCIBR_PAR_PCIBR4(x)            (((x)&0x0003)<<8)

/* Bit definitions and macros for MCF_GPIO_PAR_PSC3 */
#define MCF_GPIO_PAR_PSC3_PAR_TXD3                  (0x04)
#define MCF_GPIO_PAR_PSC3_PAR_RXD3                  (0x08)
#define MCF_GPIO_PAR_PSC3_PAR_RTS3(x)               (((x)&0x03)<<4)
#define MCF_GPIO_PAR_PSC3_PAR_CTS3(x)               (((x)&0x03)<<6)
#define MCF_GPIO_PAR_PSC3_PAR_CTS3_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC3_PAR_CTS3_BCLK             (0x80)
#define MCF_GPIO_PAR_PSC3_PAR_CTS3_CTS              (0xC0)
#define MCF_GPIO_PAR_PSC3_PAR_RTS3_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC3_PAR_RTS3_FSYNC            (0x20)
#define MCF_GPIO_PAR_PSC3_PAR_RTS3_RTS              (0x30)
#define MCF_GPIO_PAR_PSC3_PAR_CTS2_CANRX            (0x40)

/* Bit definitions and macros for MCF_GPIO_PAR_PSC2 */
#define MCF_GPIO_PAR_PSC2_PAR_TXD2                  (0x04)
#define MCF_GPIO_PAR_PSC2_PAR_RXD2                  (0x08)
#define MCF_GPIO_PAR_PSC2_PAR_RTS2(x)               (((x)&0x03)<<4)
#define MCF_GPIO_PAR_PSC2_PAR_CTS2(x)               (((x)&0x03)<<6)
#define MCF_GPIO_PAR_PSC2_PAR_CTS2_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC2_PAR_CTS2_BCLK             (0x80)
#define MCF_GPIO_PAR_PSC2_PAR_CTS2_CTS              (0xC0)
#define MCF_GPIO_PAR_PSC2_PAR_RTS2_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC2_PAR_RTS2_CANTX            (0x10)
#define MCF_GPIO_PAR_PSC2_PAR_RTS2_FSYNC            (0x20)
#define MCF_GPIO_PAR_PSC2_PAR_RTS2_RTS              (0x30)

/* Bit definitions and macros for MCF_GPIO_PAR_PSC1 */
#define MCF_GPIO_PAR_PSC1_PAR_TXD1                  (0x04)
#define MCF_GPIO_PAR_PSC1_PAR_RXD1                  (0x08)
#define MCF_GPIO_PAR_PSC1_PAR_RTS1(x)               (((x)&0x03)<<4)
#define MCF_GPIO_PAR_PSC1_PAR_CTS1(x)               (((x)&0x03)<<6)
#define MCF_GPIO_PAR_PSC1_PAR_CTS1_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC1_PAR_CTS1_BCLK             (0x80)
#define MCF_GPIO_PAR_PSC1_PAR_CTS1_CTS              (0xC0)
#define MCF_GPIO_PAR_PSC1_PAR_RTS1_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC1_PAR_RTS1_FSYNC            (0x20)
#define MCF_GPIO_PAR_PSC1_PAR_RTS1_RTS              (0x30)

/* Bit definitions and macros for MCF_GPIO_PAR_PSC0 */
#define MCF_GPIO_PAR_PSC0_PAR_TXD0                  (0x04)
#define MCF_GPIO_PAR_PSC0_PAR_RXD0                  (0x08)
#define MCF_GPIO_PAR_PSC0_PAR_RTS0(x)               (((x)&0x03)<<4)
#define MCF_GPIO_PAR_PSC0_PAR_CTS0(x)               (((x)&0x03)<<6)
#define MCF_GPIO_PAR_PSC0_PAR_CTS0_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC0_PAR_CTS0_BCLK             (0x80)
#define MCF_GPIO_PAR_PSC0_PAR_CTS0_CTS              (0xC0)
#define MCF_GPIO_PAR_PSC0_PAR_RTS0_GPIO             (0x00)
#define MCF_GPIO_PAR_PSC0_PAR_RTS0_FSYNC            (0x20)
#define MCF_GPIO_PAR_PSC0_PAR_RTS0_RTS              (0x30)

/* Bit definitions and macros for MCF_GPIO_PAR_DSPI */
#define MCF_GPIO_PAR_DSPI_PAR_SOUT(x)               (((x)&0x0003)<<0)
#define MCF_GPIO_PAR_DSPI_PAR_SIN(x)                (((x)&0x0003)<<2)
#define MCF_GPIO_PAR_DSPI_PAR_SCK(x)                (((x)&0x0003)<<4)
#define MCF_GPIO_PAR_DSPI_PAR_CS0(x)                (((x)&0x0003)<<6)
#define MCF_GPIO_PAR_DSPI_PAR_CS2(x)                (((x)&0x0003)<<8)
#define MCF_GPIO_PAR_DSPI_PAR_CS3(x)                (((x)&0x0003)<<10)
#define MCF_GPIO_PAR_DSPI_PAR_CS5                   (0x1000)
#define MCF_GPIO_PAR_DSPI_PAR_CS3_GPIO              (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_CS3_CANTX             (0x0400)
#define MCF_GPIO_PAR_DSPI_PAR_CS3_TOUT              (0x0800)
#define MCF_GPIO_PAR_DSPI_PAR_CS3_DSPICS            (0x0C00)
#define MCF_GPIO_PAR_DSPI_PAR_CS2_GPIO              (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_CS2_CANTX             (0x0100)
#define MCF_GPIO_PAR_DSPI_PAR_CS2_TOUT              (0x0200)
#define MCF_GPIO_PAR_DSPI_PAR_CS2_DSPICS            (0x0300)
#define MCF_GPIO_PAR_DSPI_PAR_CS0_GPIO              (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_CS0_FSYNC             (0x0040)
#define MCF_GPIO_PAR_DSPI_PAR_CS0_RTS               (0x0080)
#define MCF_GPIO_PAR_DSPI_PAR_CS0_DSPICS            (0x00C0)
#define MCF_GPIO_PAR_DSPI_PAR_SCK_GPIO              (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_SCK_BCLK              (0x0010)
#define MCF_GPIO_PAR_DSPI_PAR_SCK_CTS               (0x0020)
#define MCF_GPIO_PAR_DSPI_PAR_SCK_SCK               (0x0030)
#define MCF_GPIO_PAR_DSPI_PAR_SIN_GPIO              (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_SIN_RXD               (0x0008)
#define MCF_GPIO_PAR_DSPI_PAR_SIN_SIN               (0x000C)
#define MCF_GPIO_PAR_DSPI_PAR_SOUT_GPIO             (0x0000)
#define MCF_GPIO_PAR_DSPI_PAR_SOUT_TXD              (0x0002)
#define MCF_GPIO_PAR_DSPI_PAR_SOUT_SOUT             (0x0003)

/* Bit definitions and macros for MCF_GPIO_PAR_TIMER */
#define MCF_GPIO_PAR_TIMER_PAR_TOUT2                (0x01)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2(x)              (((x)&0x03)<<1)
#define MCF_GPIO_PAR_TIMER_PAR_TOUT3                (0x08)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3(x)              (((x)&0x03)<<4)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_CANRX           (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_IRQ             (0x20)
#define MCF_GPIO_PAR_TIMER_PAR_TIN3_TIN             (0x30)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_CANRX           (0x00)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_IRQ             (0x04)
#define MCF_GPIO_PAR_TIMER_PAR_TIN2_TIN             (0x06)

/********************************************************************/

#endif /* __MCF548X_GPIO_H__ */