📄 pci_top.fit.rpt
字号:
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 11 ;
; 1 ; 7 ;
; 2 ; 1 ;
; 3 ; 3 ;
; 4 ; 2 ;
; 5 ; 5 ;
; 6 ; 6 ;
; 7 ; 11 ;
; 8 ; 26 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 28 ;
; 1 ; 7 ;
; 2 ; 2 ;
; 3 ; 9 ;
; 4 ; 10 ;
; 5 ; 6 ;
; 6 ; 6 ;
; 7 ; 3 ;
; 8 ; 1 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1 ; 16 ;
; 2 - 3 ; 4 ;
; 4 - 5 ; 7 ;
; 6 - 7 ; 6 ;
; 8 - 9 ; 17 ;
; 10 - 11 ; 8 ;
; 12 - 13 ; 6 ;
; 14 - 15 ; 2 ;
; 16 - 17 ; 4 ;
; 18 - 19 ; 2 ;
+----------------------------+----------------+
+------------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+---------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
; A ; 60 / 96 ( 63 % ) ; 24 / 48 ( 50 % ) ; 22 / 48 ( 46 % ) ;
; B ; 78 / 96 ( 81 % ) ; 18 / 48 ( 38 % ) ; 42 / 48 ( 88 % ) ;
; C ; 57 / 96 ( 59 % ) ; 30 / 48 ( 63 % ) ; 28 / 48 ( 58 % ) ;
; Total ; 195 / 288 ( 68 % ) ; 72 / 144 ( 50 % ) ; 92 / 144 ( 64 % ) ;
+-------+---------------------+-----------------------------+------------------------------+
+-----------------------------+
; LAB Column Interconnect ;
+-------+---------------------+
; Col. ; Interconnect Used ;
+-------+---------------------+
; 1 ; 2 / 24 ( 8 % ) ;
; 2 ; 4 / 24 ( 17 % ) ;
; 3 ; 1 / 24 ( 4 % ) ;
; 4 ; 1 / 24 ( 4 % ) ;
; 5 ; 5 / 24 ( 21 % ) ;
; 6 ; 8 / 24 ( 33 % ) ;
; 7 ; 7 / 24 ( 29 % ) ;
; 8 ; 9 / 24 ( 38 % ) ;
; 9 ; 10 / 24 ( 42 % ) ;
; 10 ; 10 / 24 ( 42 % ) ;
; 11 ; 11 / 24 ( 46 % ) ;
; 12 ; 10 / 24 ( 42 % ) ;
; 13 ; 7 / 24 ( 29 % ) ;
; 14 ; 6 / 24 ( 25 % ) ;
; 15 ; 8 / 24 ( 33 % ) ;
; 16 ; 9 / 24 ( 38 % ) ;
; 17 ; 10 / 24 ( 42 % ) ;
; 18 ; 7 / 24 ( 29 % ) ;
; 19 ; 7 / 24 ( 29 % ) ;
; 20 ; 11 / 24 ( 46 % ) ;
; 21 ; 5 / 24 ( 21 % ) ;
; 22 ; 1 / 24 ( 4 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 4 / 24 ( 17 % ) ;
; Total ; 153 / 576 ( 27 % ) ;
+-------+---------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------+-----------------------------------+
; Resource ; Usage ;
+-----------------------------------+-----------------------------------+
; Registers ; 168 / 576 ( 29 % ) ;
; Total LABs ; 0 / 72 ( 0 % ) ;
; Logic elements in carry chains ; 19 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 79 / 102 ( 77 % ) ;
; -- Clock pins ; 4 ;
; -- Dedicated input pins ; 7 / 4 ( 175 % ) ;
; Global signals ; 3 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 6,144 ( 0 % ) ;
; Total RAM block bits ; 0 / 6,144 ( 0 % ) ;
; Maximum fan-out node ; RESET_ ;
; Maximum fan-out ; 170 ;
; Highest non-global fan-out signal ; pcicore:pci_core1|PciAdressReg[2] ;
; Highest non-global fan-out ; 39 ;
; Total fan-out ; 1511 ;
; Average fan-out ; 3.26 ;
+-----------------------------------+-----------------------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+--------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+--------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------+
; |pci_top ; 372 (1) ; 168 ; 0 ; 79 ; 204 (1) ; 65 (0) ; 103 (0) ; 19 (0) ; 0 (0) ; |pci_top ;
; |pcicore:pci_core1| ; 371 (352) ; 168 ; 0 ; 0 ; 203 (203) ; 65 (65) ; 103 (84) ; 19 (0) ; 0 (0) ; |pci_top|pcicore:pci_core1 ;
; |lpm_counter:INT_SCAN_COUNTER_rtl_0| ; 19 (0) ; 19 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 19 (0) ; 19 (0) ; 0 (0) ; |pci_top|pcicore:pci_core1|lpm_counter:INT_SCAN_COUNTER_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 19 (19) ; 19 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 19 (19) ; 19 (19) ; 0 (0) ; |pci_top|pcicore:pci_core1|lpm_counter:INT_SCAN_COUNTER_rtl_0|alt_counter_f10ke:wysi_counter ;
+--------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+--------------------------------------+
; Delay Chain Summary ;
+-------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+-------------+----------+-------------+
; RESET_ ; Input ; OFF ;
; CLK ; Input ; OFF ;
; IRDY_ ; Input ; OFF ;
; FRAME_ ; Input ; OFF ;
; CBE_[0] ; Input ; OFF ;
; CBE_[2] ; Input ; OFF ;
; CBE_[1] ; Input ; OFF ;
; CBE_[3] ; Input ; OFF ;
; IDSEL ; Input ; OFF ;
; LocalInt_ ; Input ; OFF ;
; DEVSEL_ ; Output ; OFF ;
; TRDY_ ; Output ; OFF ;
; STOP_ ; Output ; OFF ;
; PAR ; Output ; OFF ;
; INTA_ ; Output ; OFF ;
; LocalReset_ ; Output ; OFF ;
; AL[0] ; Output ; OFF ;
; AL[1] ; Output ; OFF ;
; AL[2] ; Output ; OFF ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -