📄 dds.fit.rpt
字号:
; EC9_B ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM ; Off ;
; EC5_B ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM ; Off ;
; EC12_B ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM ; Off ;
; EC6_B ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM ; Off ;
; EC11_B ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[5] ; RAM ; Off ;
; EC3_B ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM ; Off ;
; EC12_D ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM ; Off ;
; EC2_D ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM ; Off ;
; EC16_D ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM ; Off ;
; EC4_D ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM ; Off ;
; EC14_D ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM ; Off ;
; EC1_D ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM ; Off ;
; EC9_D ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM ; Off ;
; EC6_D ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM ; Off ;
; EC11_D ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM ; Off ;
; EC3_D ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM ; Off ;
; EC10_D ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM ; Off ;
; EC14_B ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM ; Off ;
; EC7_B ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM ; Off ;
; EC13_B ; lpm_rom_sanjiao:inst3|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM ; Off ;
; EC2_B ; lpm_rom_sin:inst1|lpm_rom:lpm_rom_component|altrom:srom|q[5] ; RAM ; Off ;
; EC10_B ; lpm_rom_juchi:inst2|lpm_rom:lpm_rom_component|altrom:srom|q[5] ; RAM ; Off ;
+--------+------------------------------------------------------------------+------+-------+
+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; PhaseAcc:inst|PAREG[18]~70 ; 25 ;
; PhaseAcc:inst|PAREG[19]~71 ; 25 ;
; PhaseAcc:inst|PAREG[22]~74 ; 25 ;
; PhaseAcc:inst|PAREG[20]~72 ; 25 ;
; PhaseAcc:inst|PAREG[23]~75 ; 25 ;
; PhaseAcc:inst|PAREG[21]~73 ; 25 ;
; FreDec ; 19 ;
; PhaseAcc:inst|EVENTCHECK~7 ; 18 ;
; PathSel[0] ; 6 ;
; PathSel[2] ; 6 ;
; PathSel[3] ; 6 ;
; PathSel[1] ; 6 ;
; PhaseAcc:inst|PASTEP[21]~376 ; 3 ;
; PhaseAcc:inst|PASTEP[22]~377 ; 3 ;
; PhaseAcc:inst|PASTEP[23]~372 ; 3 ;
; PhaseAcc:inst|PASTEP[7]~388 ; 3 ;
; PhaseAcc:inst|PASTEP[8]~387 ; 3 ;
; PhaseAcc:inst|PASTEP[10]~385 ; 3 ;
; PhaseAcc:inst|PASTEP[19]~374 ; 3 ;
; PhaseAcc:inst|PASTEP[9]~386 ; 3 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; PhaseAcc:inst|PASTEP[20]~375 ; 3 ;
; PhaseAcc:inst|PASTEP[12]~383 ; 3 ;
; PhaseAcc:inst|PASTEP[11]~384 ; 3 ;
; PhaseAcc:inst|PASTEP[14]~381 ; 3 ;
; PhaseAcc:inst|PASTEP[13]~382 ; 3 ;
; PhaseAcc:inst|PASTEP[18]~373 ; 3 ;
; PhaseAcc:inst|PASTEP[16]~379 ; 3 ;
; PhaseAcc:inst|PASTEP[15]~380 ; 3 ;
; PhaseAcc:inst|PASTEP[17]~378 ; 3 ;
; PathSel:inst5|sinreg[3]~75 ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[13] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[16] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; PathSel:inst5|sinreg[4]~74 ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[15] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[9] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[9] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[10] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[10] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[11] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node|cout[11] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[12] ; 2 ;
; PathSel:inst5|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~150 ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[8] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[9] ; 2 ;
; PhaseAcc:inst|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node|cout[7] ; 2 ;
+--------------------------------------------------------------------------------------------+---------+
+----------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; PhaseAcc:inst|FP2 ; LC1_J24 ; Clock ; no ; yes ; -ve ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 327 ;
; 1 ; 13 ;
; 2 ; 0 ;
; 3 ; 1 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 2 ;
; 7 ; 2 ;
; 8 ; 14 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 343 ;
; 1 ; 2 ;
; 2 ; 1 ;
; 3 ; 3 ;
; 4 ; 4 ;
; 5 ; 3 ;
; 6 ; 4 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1 ; 340 ;
; 2 - 3 ; 0 ;
; 4 - 5 ; 3 ;
; 6 - 7 ; 9 ;
; 8 - 9 ; 6 ;
; 10 - 11 ; 0 ;
; 12 - 13 ; 0 ;
; 14 - 15 ; 0 ;
; 16 - 17 ; 1 ;
; 18 - 19 ; 1 ;
+----------------------------+----------------+
+------------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+---------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
; A ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; B ; 32 / 144 ( 22 % ) ; 0 / 72 ( 0 % ) ; 21 / 72 ( 29 % ) ;
; C ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; D ; 67 / 144 ( 47 % ) ; 11 / 72 ( 15 % ) ; 4 / 72 ( 6 % ) ;
; E ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; F ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; G ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; H ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 1 / 72 ( 1 % ) ;
; I ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; J ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; Total ; 101 / 1440 ( 7 % ) ; 11 / 720 ( 2 % ) ; 26 / 720 ( 4 % ) ;
+-------+---------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 1 / 24 ( 4 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 1 / 24 ( 4 % ) ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -