dds.fit.rpt

利用FPGA的资源实现任意波形的产生

; 21    ; GND*       ;              ;
; 22    ; GND*       ;              ;
; 23    ; GND*       ;              ;
; 24    ; VCC_IO     ;              ;
; 25    ; GND_INT    ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; toda[7]    ; LVTTL/LVCMOS ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND*       ;              ;
; 33    ; GND*       ;              ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; PathSel[2] ; LVTTL/LVCMOS ;
; 39    ; toda[5]    ; LVTTL/LVCMOS ;
; 40    ; GND_INT    ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; toda[1]    ; LVTTL/LVCMOS ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; VCC_INT    ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; VCC_CKLK   ;              ;
; 54    ; FreDec     ; LVTTL/LVCMOS ;
; 55    ; CLK        ; LVTTL/LVCMOS ;
; 56    ; PathSel[3] ; LVTTL/LVCMOS ;
; 57    ; GND_CKLK   ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_INT    ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; toda[4]    ; LVTTL/LVCMOS ;
; 84    ; GND_INT    ;              ;
; 85    ; VCC_INT    ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; GND*       ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; toda[0]    ; LVTTL/LVCMOS ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; VCC_INT    ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; VCC_IO     ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; PathSel[0] ; LVTTL/LVCMOS ;
; 126   ; RST        ; LVTTL/LVCMOS ;
; 127   ; VCC_INT    ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_INT    ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; toda[3]    ; LVTTL/LVCMOS ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND_INT    ;              ;
; 140   ; GND*       ;              ;
; 141   ; PathSel[1] ; LVTTL/LVCMOS ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Control Signals                                                               ;
+-----------------------------+---------+---------+--------------+--------------+
; Name                        ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-----------------------------+---------+---------+--------------+--------------+
; CLK                         ; 55      ; 1       ; Clock        ; Pin          ;
; PhaseAcc:inst|FP2           ; LC1_J24 ; 43      ; Clock        ; Internal     ;
; RST                         ; 126     ; 37      ; Async. clear ; Pin          ;
; PhaseAcc:inst|PASTEP[6]~371 ; LC7_D33 ; 1       ; Sync. load   ; Non-global   ;
; PhaseAcc:inst|EVENTCHECK    ; LC1_D29 ; 18      ; Clock        ; Non-global   ;
+-----------------------------+---------+---------+--------------+--------------+


+------------------------------------------------+
; Global & Other Fast Signals                    ;
+-------------------+---------+---------+--------+
; Name              ; Pin #   ; Fan-Out ; Global ;
+-------------------+---------+---------+--------+
; PathSel[3]        ; 56      ; 6       ; no     ;
; CLK               ; 55      ; 1       ; yes    ;
; PhaseAcc:inst|FP2 ; LC1_J24 ; 43      ; yes    ;
; RST               ; 126     ; 37      ; yes    ;
; PathSel[0]        ; 125     ; 6       ; no     ;
; FreDec            ; 54      ; 19      ; no     ;
+-------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1              ; 0                      ;
; 2 - 3              ; 0                      ;
; 4 - 5              ; 0                      ;
; 6 - 7              ; 0                      ;
; 8 - 9              ; 0                      ;
; 10 - 11            ; 0                      ;
; 12 - 13            ; 0                      ;
; 14 - 15            ; 0                      ;
; 16 - 17            ; 0                      ;
; 18 - 19            ; 3                      ;
+--------------------+------------------------+


+------------------------------------------------------------------------------------------+
; Embedded Cells                                                                           ;
+--------+------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                             ; Mode ; Turbo ;
+--------+------------------------------------------------------------------+------+-------+
; EC8_D  ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[5]  ; RAM  ; Off   ;
; EC1_B  ; lpm_rom_fangbo:inst4|lpm_rom:lpm_rom_component|altrom:srom|q[4]  ; RAM  ; Off   ;