📄 top.tan.rpt
字号:
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[0] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[1] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[2] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[3] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[4] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.88 MHz ( period = 6.334 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[5] ; clk ; clk ; None ; None ; 6.073 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[6] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[7] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[8] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[9] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[10] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[11] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[12] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[13] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[14] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 157.95 MHz ( period = 6.331 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[15] ; clk ; clk ; None ; None ; 6.070 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[18] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[17] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[16] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[19] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[20] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[21] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[22] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[23] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[24] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 158.03 MHz ( period = 6.328 ns ) ; top:inst|transfer:u3|xbitcnt[23] ; top:inst|transfer:u3|xbitcnt[25] ; clk ; clk ; None ; None ; 6.067 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[11] ; clk ; clk ; None ; None ; 6.028 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[9] ; clk ; clk ; None ; None ; 6.028 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[12] ; clk ; clk ; None ; None ; 6.028 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[10] ; clk ; clk ; None ; None ; 6.028 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[8] ; clk ; clk ; None ; None ; 6.028 ns ;
; N/A ; 159.01 MHz ( period = 6.289 ns ) ; top:inst|baud:u1|cnt[11] ; top:inst|baud:u1|cnt[7] ; clk ; clk ; None ; None ; 6.028 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -