top.map.rpt

来自「串口驱动以及串口调试的源代码」· RPT 代码 · 共 452 行 · 第 1/3 页

;     -- 0 input functions                    ; 0                     ;
;         -- Combinational cells for routing  ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 96                    ;
;     -- arithmetic mode                      ; 97                    ;
;     -- qfbk mode                            ; 0                     ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 101                   ;
;     -- asynchronous clear/load mode         ; 0                     ;
;                                             ;                       ;
; Total registers                             ; 132                   ;
; Total logic cells in carry chains           ; 101                   ;
; I/O pins                                    ; 3                     ;
; Maximum fan-out node                        ; top:inst|baud:u1|bclk ;
; Maximum fan-out                             ; 99                    ;
; Total fan-out                               ; 827                   ;
; Average fan-out                             ; 4.22                  ;
+---------------------------------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name        ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------+
; |top1                      ; 193 (0)     ; 132          ; 0           ; 0    ; 3    ; 0            ; 61 (0)       ; 9 (0)             ; 123 (0)          ; 101 (0)         ; 0 (0)      ; |top1                      ;
;    |top:inst|              ; 193 (0)     ; 132          ; 0           ; 0    ; 0    ; 0            ; 61 (0)       ; 9 (0)             ; 123 (0)          ; 101 (0)         ; 0 (0)      ; |top1|top:inst             ;
;       |baud:u1|            ; 44 (44)     ; 33           ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 32 (32)          ; 32 (32)         ; 0 (0)      ; |top1|top:inst|baud:u1     ;
;       |reciever:u2|        ; 83 (83)     ; 57           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 8 (8)             ; 49 (49)          ; 32 (32)         ; 0 (0)      ; |top1|top:inst|reciever:u2 ;
;       |transfer:u3|        ; 66 (66)     ; 42           ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 42 (42)          ; 37 (37)         ; 0 (0)      ; |top1|top:inst|transfer:u3 ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; State Machine - |top1|top:inst|transfer:u3|state                                           ;
+---------------+--------------+---------------+--------------+---------------+--------------+
; Name          ; state.x_stop ; state.x_shift ; state.x_wait ; state.x_start ; state.x_idle ;
+---------------+--------------+---------------+--------------+---------------+--------------+
; state.x_idle  ; 0            ; 0             ; 0            ; 0             ; 0            ;
; state.x_start ; 0            ; 0             ; 0            ; 1             ; 1            ;
; state.x_wait  ; 0            ; 0             ; 1            ; 0             ; 1            ;
; state.x_shift ; 0            ; 1             ; 0            ; 0             ; 1            ;
; state.x_stop  ; 1            ; 0             ; 0            ; 0             ; 1            ;
+---------------+--------------+---------------+--------------+---------------+--------------+


+------------------------------------------------------------------------------------------------+
; State Machine - |top1|top:inst|reciever:u2|state                                               ;
+----------------+--------------+----------------+--------------+----------------+---------------+
; Name           ; state.r_stop ; state.r_sample ; state.r_wait ; state.r_center ; state.r_start ;
+----------------+--------------+----------------+--------------+----------------+---------------+
; state.r_start  ; 0            ; 0              ; 0            ; 0              ; 0             ;
; state.r_center ; 0            ; 0              ; 0            ; 1              ; 1             ;
; state.r_wait   ; 0            ; 0              ; 1            ; 0              ; 1             ;
; state.r_sample ; 0            ; 1              ; 0            ; 0              ; 1             ;
; state.r_stop   ; 1            ; 0              ; 0            ; 0              ; 1             ;
+----------------+--------------+----------------+--------------+----------------+---------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 132   ;
; Number of registers using Synchronous Clear  ; 101   ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 81    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |top1|top:inst|reciever:u2|\pro2:rcnt[15] ;
; 5:1                ; 32 bits   ; 96 LEs        ; 32 LEs               ; 64 LEs                 ; Yes        ; |top1|top:inst|transfer:u3|xbitcnt[1]     ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |top1|top:inst|transfer:u3|xcnt16[4]      ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |top1|top:inst|reciever:u2|\pro2:count[3] ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top1|top:inst|reciever:u2|state~6        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------+


+-----------------------------------------+
; Source assignments for top:inst|baud:u1 ;
+----------------+-------+------+---------+
; Assignment     ; Value ; From ; To      ;
+----------------+-------+------+---------+
; POWER_UP_LEVEL ; High  ; -    ; cnt[0]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[1]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[2]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[3]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[4]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[5]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[6]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[7]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[8]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[9]  ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[10] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[11] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[12] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[13] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[14] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[15] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[16] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[17] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[18] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[19] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[20] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[21] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[22] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[23] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[24] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[25] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[26] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[27] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[28] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[29] ;
; POWER_UP_LEVEL ; Low   ; -    ; cnt[30] ;
; POWER_UP_LEVEL ; High  ; -    ; cnt[31] ;
+----------------+-------+------+---------+


+-----------------------------------------------+
; Source assignments for top:inst|reciever:u2   ;
+----------------+-------+------+---------------+
; Assignment     ; Value ; From ; To            ;
+----------------+-------+------+---------------+
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[0]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[1]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[2]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[3]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[4]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[5]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[6]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[7]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[8]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[9]  ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[10] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[11] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[12] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[13] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[14] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[15] ;
; POWER_UP_LEVEL ; Low   ; -    ; pro2:rcnt[16] ;