top.fit.rpt

串口驱动以及串口调试的源代码

; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/UARTEXAMPLE/top.pin.


+-----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                     ;
+---------------------------------------------+-------------------------------------+
; Resource                                    ; Usage                               ;
+---------------------------------------------+-------------------------------------+
; Total logic elements                        ; 188 / 5,980 ( 3 % )                 ;
;     -- Combinational with no register       ; 56                                  ;
;     -- Register only                        ; 4                                   ;
;     -- Combinational with a register        ; 128                                 ;
;                                             ;                                     ;
; Logic element usage by number of LUT inputs ;                                     ;
;     -- 4 input functions                    ; 60                                  ;
;     -- 3 input functions                    ; 19                                  ;
;     -- 2 input functions                    ; 101                                 ;
;     -- 1 input functions                    ; 5                                   ;
;     -- 0 input functions                    ; 3                                   ;
;                                             ;                                     ;
; Logic elements by mode                      ;                                     ;
;     -- normal mode                          ; 91                                  ;
;     -- arithmetic mode                      ; 97                                  ;
;     -- qfbk mode                            ; 4                                   ;
;     -- register cascade mode                ; 0                                   ;
;     -- synchronous clear/load mode          ; 108                                 ;
;     -- asynchronous clear/load mode         ; 0                                   ;
;                                             ;                                     ;
; Total LABs                                  ; 31 / 598 ( 5 % )                    ;
; Logic elements in carry chains              ; 101                                 ;
; User inserted logic elements                ; 0                                   ;
; Virtual pins                                ; 0                                   ;
; I/O pins                                    ; 3 / 185 ( 2 % )                     ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                      ;
; Global signals                              ; 2                                   ;
; M4Ks                                        ; 0 / 20 ( 0 % )                      ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )                  ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )                  ;
; PLLs                                        ; 0 / 2 ( 0 % )                       ;
; Global clocks                               ; 2 / 8 ( 25 % )                      ;
; Maximum fan-out node                        ; top:inst|baud:u1|bclk               ;
; Maximum fan-out                             ; 131                                 ;
; Highest non-global fan-out signal           ; top:inst|reciever:u2|state.r_sample ;
; Highest non-global fan-out                  ; 42                                  ;
; Total fan-out                               ; 894                                 ;
; Average fan-out                             ; 4.63                                ;
+---------------------------------------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 153   ; 3        ; 35           ; 12           ; 1           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rxd  ; 132   ; 3        ; 35           ; 4            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                             ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; txd  ; 131   ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 3 / 45 ( 7 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % ) ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;