_primary.vhd

来自「用Verilog 实现将比特流数据转化为SPI协议数据的适配器」· VHDL 代码 · 共 13 行

library verilog;
use verilog.vl_types.all;
entity testadapter is
    generic(
        delay01         : integer := 20;
        delay02         : integer := 1000;
        delay03         : integer := 50;
        barkerflagt     : integer := 16243;
        tailflag        : integer := 1431655547;
        tail            : integer := 21845
    );
end testadapter;