📄 bingxingru.v
字号:
module bingxingru(clk,rest,load,dout,N);
input [7:0]N;
input clk,rest;
input load;
reg [7:0] data;
wire clk,rest;
output dout;
reg dout;
always@(posedge clk or posedge rest )
begin
if (rest) data<=0;
else
if (load)
data<=N;
else
begin
dout<=(data[7]);
data<=(data<<1);
end
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -