memcfg.a

可以提供s3c44b0x开发配置帮助的英蓓特公司s3cev40的通用配置程序

/*********************************************************************************************
* File：	memcfg.a
* Author:	embest	
* Desc：	S3CEV40 memory bank config parameter
* History:	
*********************************************************************************************/

#**********MEMORY CONTROL PARAMETERS*******************************

#Bank 0 parameter
.equ 	B0_Tacs		,0x0	/* 0clk              */                     
.equ 	B0_Tcos		,0x0    /* 0clk              */                     
.equ 	B0_Tacc		,0x6    /* 10clk             */                     
.equ 	B0_Tcoh		,0x0    /* 0clk              */                     
.equ 	B0_Tah		,0x0    /* 0clk              */                     
.equ 	B0_Tacp		,0x0    /* 0clk              */                     
.equ 	B0_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 1 parameter                                               
.equ 	B1_Tacs		,0x3    /* 4clk              */                    
.equ 	B1_Tcos		,0x3    /* 4clk              */                    
.equ 	B1_Tacc		,0x7    /* 14clk             */                    
.equ 	B1_Tcoh		,0x3    /* 4clk              */                    
.equ 	B1_Tah		,0x3    /* 4clk              */                    
.equ 	B1_Tacp		,0x3    /* 6clk              */                    
.equ 	B1_PMC		,0x0    /* normal(1data)     */                    
                                                                
#Bank 2 parameter                                               
.equ 	B2_Tacs		,0x3    /* 4clk              */                     
.equ 	B2_Tcos		,0x3    /* 4clk              */                     
.equ 	B2_Tacc		,0x7    /* 14clk             */                     
.equ 	B2_Tcoh		,0x3    /* 4clk              */                     
.equ 	B2_Tah		,0x3    /* 4clk              */                     
.equ 	B2_Tacp		,0x3    /* 6clk              */                     
.equ 	B2_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 3 parameter                                               
.equ 	B3_Tacs		,0x3    /* 4clk              */                     
.equ 	B3_Tcos		,0x3    /* 4clk              */                     
.equ 	B3_Tacc		,0x7    /* 14clk             */                     
.equ 	B3_Tcoh		,0x3    /* 4clk              */                     
.equ 	B3_Tah		,0x3    /* 4clk              */                     
.equ 	B3_Tacp		,0x3    /* 6clk              */                     
.equ 	B3_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 4 parameter                                               
.equ 	B4_Tacs		,0x3    /* 4clk              */                     
.equ 	B4_Tcos		,0x3    /* 4clk              */                     
.equ 	B4_Tacc		,0x7    /* 14clk             */                     
.equ 	B4_Tcoh		,0x3    /* 4clk              */                     
.equ 	B4_Tah		,0x3    /* 4clk              */                     
.equ 	B4_Tacp		,0x3    /* 6clk              */                     
.equ 	B4_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 5 parameter                                               
.equ 	B5_Tacs		,0x3    /* 4clk              */                     
.equ 	B5_Tcos		,0x3    /* 4clk              */                     
.equ 	B5_Tacc		,0x7    /* 14clk             */                     
.equ 	B5_Tcoh		,0x3    /* 4clk              */                     
.equ 	B5_Tah		,0x3    /* 4clk              */                     
.equ 	B5_Tacp		,0x3    /* 6clk              */                     
.equ 	B5_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 6(if SROM) parameter
.equ 	B6_Tacs		,0x3    /* 4clk              */                     
.equ 	B6_Tcos		,0x3    /* 4clk              */                     
.equ 	B6_Tacc		,0x7    /* 14clk             */                     
.equ 	B6_Tcoh		,0x3    /* 4clk              */                     
.equ 	B6_Tah		,0x3    /* 4clk              */                     
.equ 	B6_Tacp		,0x3    /* 6clk              */                     
.equ 	B6_PMC		,0x0    /* normal(1data)     */                     
                                                                
#Bank 7(if SROM) parameter
.equ 	B7_Tacs		,0x3    /* 4clk              */                     
.equ 	B7_Tcos		,0x3    /* 4clk              */                     
.equ 	B7_Tacc		,0x7    /* 14clk             */                     
.equ 	B7_Tcoh		,0x3    /* 4clk              */                     
.equ 	B7_Tah		,0x3    /* 4clk              */                     
.equ 	B7_Tacp		,0x3    /* 6clk              */                     
.equ 	B7_PMC		,0x0    /* normal(1data)     */                     
                                                                
#;Bank 6 parameter                                              
	.ifc BDRAMTYPE, "DRAM"	/* MT=01(FP DRAM) or 10(EDO DRAM)  */       
.equ 	B6_MT		,0x2    /* EDO DRAM                        */       
.equ 	B6_Trcd		,0x0    /* 1clk                            */       
.equ 	B6_Tcas		,0x0    /* 1clk                            */       
.equ 	B6_Tcp		,0x0    /* 1clk                            */       
.equ 	B6_CAN		,0x2    /* 10bit                           */       
	.else	         		/* MT=11(SDRAM)                    */       
.equ 	B6_MT		,0x3    /* SDRAM                           */       
.equ 	B6_Trcd		,0x0    /* 2clk                            */       
.equ 	B6_SCAN		,0x0    /* 8bit                            */       
	.endif                                                  
                                                                
#Bank 7 parameter                                               
 	.ifc BDRAMTYPE, "DRAM"	/* MT=01(FP DRAM) or 10(EDO DRAM)  */       
.equ 	B7_MT		,0x2    /* EDO DRAM                        */       
.equ 	B7_Trcd		,0x0    /* 2clk                            */       
.equ 	B7_Tcas		,0x0    /* 2clk                            */       
.equ 	B7_Tcp		,0x0    /* 2clk                            */       
.equ 	B7_CAN		,0x2    /* 10bit                           */       
	.else	         		/* MT=11(SDRAM)                    */       
.equ 	B7_MT		,0x3    /* SDRAM                           */       
.equ 	B7_Trcd		,0x0    /* 2clk                            */       
.equ 	B7_SCAN		,0x0    /* 8bit                            */       
	.endif                                                  
                                                                
#REFRESH parameter                                              
.equ 	REFEN		,0x1    /* Refresh enable                   */      
.equ 	TREFMD		,0x0    /* CBR(CAS before RAS)/Auto refresh */      
.equ 	Trp			,0x0    /* 2clk                           	*/
.equ 	Trc			,0x1    /* 5clk                           	*/
.equ 	Tchr		,0x2    /* 3clk                             */      
.equ 	REFCNT		,1113   /* period=15.6us, MCLK=60Mhz        */      
#************************************************