conn.v

来自「华大机顶盒源码(包括所有源代码).rar」· Verilog 代码 · 共 12 行

module conn( di, do1, do2);

input [15:0] di;

output [7:0] do1;
output [7:0] do2;

assign do1 = di[7:0];
assign do2 = di[15:8];

endmodule