keyreg.v

来自「华大机顶盒源码(包括所有源代码).rar」· Verilog 代码 · 共 8 行

module KeyReg(first_key);

output [7:0] first_key;

assign first_key = 8'h92;

endmodule