conn1.v

来自「华大机顶盒源码(包括所有源代码).rar」· Verilog 代码 · 共 11 行

module conn1( di1, di2, do);

input  [7:0] di1;
input  [7:0] di2;

output [15:0] do;

assign do = {di2, di1};

endmodule