_synthesis.vhd

很好用的7180的驱动

      din(7) => din_64_7_IBUF_73,
      din(6) => din_64_6_IBUF_74,
      din(5) => din_64_5_IBUF_75,
      din(4) => din_64_4_IBUF_76,
      din(3) => din_64_3_IBUF_77,
      din(2) => din_64_2_IBUF_78,
      din(1) => din_64_1_IBUF_79,
      din(0) => din_64_0_IBUF_80
    );
  XLXI_3_XLXI_1_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_1_N0
    );
  XLXI_3_XLXI_1_I_36_67 : AND2
    port map (
      I0 => XLXI_3_XLXN_2,
      I1 => XLXI_3_XLXI_1_TC,
      O => XLXI_3_XLXI_1_CEO
    );
  XLXI_3_XLXI_1_I_36_58 : VCC
    port map (
      P => XLXI_3_XLXI_1_XLXN_1
    );
  XLXI_3_XLXI_1_I_36_33 : AND2
    port map (
      I0 => XLXI_3_XLXN_137,
      I1 => XLXI_3_XLXN_40,
      O => XLXI_3_XLXI_1_T2
    );
  XLXI_3_XLXI_1_I_36_32 : AND3
    port map (
      I0 => XLXI_3_XLXI_1_Q2,
      I1 => XLXI_3_XLXN_137,
      I2 => XLXI_3_XLXN_40,
      O => XLXI_3_XLXI_1_T3
    );
  XLXI_3_XLXI_1_I_36_31 : AND4
    port map (
      I0 => XLXI_3_XLXI_1_Q3,
      I1 => XLXI_3_XLXI_1_Q2,
      I2 => XLXI_3_XLXN_137,
      I3 => XLXI_3_XLXN_40,
      O => XLXI_3_XLXI_1_TC
    );
  XLXI_3_XLXI_1_I_Q3_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_1_I_Q3_N1
    );
  XLXI_3_XLXI_1_I_Q3_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_1_I_Q3_N0
    );
  XLXI_3_XLXI_1_I_Q3_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_1_T3,
      I1 => XLXI_3_XLXI_1_Q3,
      O => XLXI_3_XLXI_1_I_Q3_TQ
    );
  XLXI_3_XLXI_1_I_Q3_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_2,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_1_I_Q3_TQ,
      Q => XLXI_3_XLXI_1_Q3
    );
  XLXI_3_XLXI_1_I_Q2_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_1_I_Q2_N1
    );
  XLXI_3_XLXI_1_I_Q2_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_1_I_Q2_N0
    );
  XLXI_3_XLXI_1_I_Q2_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_1_T2,
      I1 => XLXI_3_XLXI_1_Q2,
      O => XLXI_3_XLXI_1_I_Q2_TQ
    );
  XLXI_3_XLXI_1_I_Q2_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_2,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_1_I_Q2_TQ,
      Q => XLXI_3_XLXI_1_Q2
    );
  XLXI_3_XLXI_1_I_Q1_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_1_I_Q1_N1
    );
  XLXI_3_XLXI_1_I_Q1_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_1_I_Q1_N0
    );
  XLXI_3_XLXI_1_I_Q1_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXN_40,
      I1 => XLXI_3_XLXN_137,
      O => XLXI_3_XLXI_1_I_Q1_TQ
    );
  XLXI_3_XLXI_1_I_Q1_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_2,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_1_I_Q1_TQ,
      Q => XLXI_3_XLXN_137
    );
  XLXI_3_XLXI_1_I_Q0_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_1_I_Q0_N1
    );
  XLXI_3_XLXI_1_I_Q0_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_1_I_Q0_N0
    );
  XLXI_3_XLXI_1_I_Q0_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_1_XLXN_1,
      I1 => XLXI_3_XLXN_40,
      O => XLXI_3_XLXI_1_I_Q0_TQ
    );
  XLXI_3_XLXI_1_I_Q0_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_2,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_1_I_Q0_TQ,
      Q => XLXI_3_XLXN_40
    );
  XLXI_3_XLXI_3_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_3_N0
    );
  XLXI_3_XLXI_3_I_36_67 : AND2
    port map (
      I0 => XLXI_3_XLXN_4,
      I1 => XLXI_3_XLXN_2,
      O => XLXI_3_XLXI_3_CEO
    );
  XLXI_3_XLXI_3_I_36_58 : VCC
    port map (
      P => XLXI_3_XLXI_3_XLXN_1
    );
  XLXI_3_XLXI_3_I_36_33 : AND2
    port map (
      I0 => XLXI_3_XLXN_49,
      I1 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXI_3_T2
    );
  XLXI_3_XLXI_3_I_36_32 : AND3
    port map (
      I0 => XLXI_3_XLXN_38,
      I1 => XLXI_3_XLXN_49,
      I2 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXI_3_T3
    );
  XLXI_3_XLXI_3_I_36_31 : AND4
    port map (
      I0 => XLXI_3_XLXN_39,
      I1 => XLXI_3_XLXN_38,
      I2 => XLXI_3_XLXN_49,
      I3 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXN_2
    );
  XLXI_3_XLXI_3_I_Q3_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_3_I_Q3_N1
    );
  XLXI_3_XLXI_3_I_Q3_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_3_I_Q3_N0
    );
  XLXI_3_XLXI_3_I_Q3_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_3_T3,
      I1 => XLXI_3_XLXN_39,
      O => XLXI_3_XLXI_3_I_Q3_TQ
    );
  XLXI_3_XLXI_3_I_Q3_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_3_I_Q3_TQ,
      Q => XLXI_3_XLXN_39
    );
  XLXI_3_XLXI_3_I_Q2_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_3_I_Q2_N1
    );
  XLXI_3_XLXI_3_I_Q2_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_3_I_Q2_N0
    );
  XLXI_3_XLXI_3_I_Q2_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_3_T2,
      I1 => XLXI_3_XLXN_38,
      O => XLXI_3_XLXI_3_I_Q2_TQ
    );
  XLXI_3_XLXI_3_I_Q2_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_3_I_Q2_TQ,
      Q => XLXI_3_XLXN_38
    );
  XLXI_3_XLXI_3_I_Q1_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_3_I_Q1_N1
    );
  XLXI_3_XLXI_3_I_Q1_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_3_I_Q1_N0
    );
  XLXI_3_XLXI_3_I_Q1_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXN_48,
      I1 => XLXI_3_XLXN_49,
      O => XLXI_3_XLXI_3_I_Q1_TQ
    );
  XLXI_3_XLXI_3_I_Q1_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_3_I_Q1_TQ,
      Q => XLXI_3_XLXN_49
    );
  XLXI_3_XLXI_3_I_Q0_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_3_I_Q0_N1
    );
  XLXI_3_XLXI_3_I_Q0_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_3_I_Q0_N0
    );
  XLXI_3_XLXI_3_I_Q0_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_3_XLXN_1,
      I1 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXI_3_I_Q0_TQ
    );
  XLXI_3_XLXI_3_I_Q0_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      CLR => XLXI_3_XLXN_260,
      D => XLXI_3_XLXI_3_I_Q0_TQ,
      Q => XLXI_3_XLXN_48
    );
  XLXI_3_XLXI_5_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_5_N0
    );
  XLXI_3_XLXI_5_I_36_67 : AND2
    port map (
      I0 => XLXI_3_XLXN_146,
      I1 => XLXI_3_XLXN_6,
      O => XLXI_3_XLXI_5_CEO
    );
  XLXI_3_XLXI_5_I_36_58 : VCC
    port map (
      P => XLXI_3_XLXI_5_XLXN_1
    );
  XLXI_3_XLXI_5_I_36_33 : AND2
    port map (
      I0 => XLXI_3_XLXN_22,
      I1 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_T2
    );
  XLXI_3_XLXI_5_I_36_32 : AND3
    port map (
      I0 => XLXI_3_XLXN_23,
      I1 => XLXI_3_XLXN_22,
      I2 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_T3
    );
  XLXI_3_XLXI_5_I_36_31 : AND4
    port map (
      I0 => XLXI_3_XLXN_24,
      I1 => XLXI_3_XLXN_23,
      I2 => XLXI_3_XLXN_22,
      I3 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXN_6
    );
  XLXI_3_XLXI_5_I_Q3_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_5_I_Q3_N1
    );
  XLXI_3_XLXI_5_I_Q3_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_5_I_Q3_N0
    );
  XLXI_3_XLXI_5_I_Q3_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_5_T3,
      I1 => XLXI_3_XLXN_24,
      O => XLXI_3_XLXI_5_I_Q3_TQ
    );
  XLXI_3_XLXI_5_I_Q3_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_5_I_Q3_TQ,
      Q => XLXI_3_XLXN_24
    );
  XLXI_3_XLXI_5_I_Q2_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_5_I_Q2_N1
    );
  XLXI_3_XLXI_5_I_Q2_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_5_I_Q2_N0
    );
  XLXI_3_XLXI_5_I_Q2_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_5_T2,
      I1 => XLXI_3_XLXN_23,
      O => XLXI_3_XLXI_5_I_Q2_TQ
    );
  XLXI_3_XLXI_5_I_Q2_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_5_I_Q2_TQ,
      Q => XLXI_3_XLXN_23
    );
  XLXI_3_XLXI_5_I_Q1_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_5_I_Q1_N1
    );
  XLXI_3_XLXI_5_I_Q1_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_5_I_Q1_N0
    );
  XLXI_3_XLXI_5_I_Q1_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXN_21,
      I1 => XLXI_3_XLXN_22,
      O => XLXI_3_XLXI_5_I_Q1_TQ
    );
  XLXI_3_XLXI_5_I_Q1_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_5_I_Q1_TQ,
      Q => XLXI_3_XLXN_22
    );
  XLXI_3_XLXI_5_I_Q0_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_5_I_Q0_N1
    );
  XLXI_3_XLXI_5_I_Q0_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_5_I_Q0_N0
    );
  XLXI_3_XLXI_5_I_Q0_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_5_XLXN_1,
      I1 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_I_Q0_TQ
    );
  XLXI_3_XLXI_5_I_Q0_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_5_I_Q0_TQ,
      Q => XLXI_3_XLXN_21
    );
  XLXI_3_XLXI_6_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_6_N0
    );
  XLXI_3_XLXI_6_I_36_67 : AND2
    port map (
      I0 => XLXI_3_XLXN_6,
      I1 => XLXI_3_XLXN_8,
      O => XLXI_3_XLXI_6_CEO
    );
  XLXI_3_XLXI_6_I_36_58 : VCC
    port map (
      P => XLXI_3_XLXI_6_XLXN_1
    );
  XLXI_3_XLXI_6_I_36_33 : AND2
    port map (
      I0 => XLXI_3_XLXN_148,
      I1 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXI_6_T2
    );
  XLXI_3_XLXI_6_I_36_32 : AND3
    port map (
      I0 => XLXI_3_XLXN_150,
      I1 => XLXI_3_XLXN_148,
      I2 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXI_6_T3
    );
  XLXI_3_XLXI_6_I_36_31 : AND4
    port map (
      I0 => XLXI_3_XLXN_151,
      I1 => XLXI_3_XLXN_150,
      I2 => XLXI_3_XLXN_148,
      I3 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXN_8
    );
  XLXI_3_XLXI_6_I_Q3_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_6_I_Q3_N1
    );
  XLXI_3_XLXI_6_I_Q3_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_6_I_Q3_N0
    );
  XLXI_3_XLXI_6_I_Q3_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_6_T3,
      I1 => XLXI_3_XLXN_151,
      O => XLXI_3_XLXI_6_I_Q3_TQ
    );
  XLXI_3_XLXI_6_I_Q3_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_6_I_Q3_TQ,
      Q => XLXI_3_XLXN_151
    );
  XLXI_3_XLXI_6_I_Q2_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_6_I_Q2_N1
    );
  XLXI_3_XLXI_6_I_Q2_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_6_I_Q2_N0
    );
  XLXI_3_XLXI_6_I_Q2_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_6_T2,
      I1 => XLXI_3_XLXN_150,
      O => XLXI_3_XLXI_6_I_Q2_TQ
    );
  XLXI_3_XLXI_6_I_Q2_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_6_I_Q2_TQ,
      Q => XLXI_3_XLXN_150
    );
  XLXI_3_XLXI_6_I_Q1_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_6_I_Q1_N1
    );
  XLXI_3_XLXI_6_I_Q1_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_6_I_Q1_N0
    );
  XLXI_3_XLXI_6_I_Q1_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXN_147,
      I1 => XLXI_3_XLXN_148,
      O => XLXI_3_XLXI_6_I_Q1_TQ
    );
  XLXI_3_XLXI_6_I_Q1_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_6_I_Q1_TQ,
      Q => XLXI_3_XLXN_148
    );
  XLXI_3_XLXI_6_I_Q0_XST_VCC : VCC
    port map (
      P => XLXI_3_XLXI_6_I_Q0_N1
    );
  XLXI_3_XLXI_6_I_Q0_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_6_I_Q0_N0
    );
  XLXI_3_XLXI_6_I_Q0_I_36_32 : XOR2
    port map (
      I0 => XLXI_3_XLXI_6_XLXN_1,
      I1 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXI_6_I_Q0_TQ
    );
  XLXI_3_XLXI_6_I_Q0_I_36_35 : FDCE
    generic map(
      INIT => '0'
    )
    port map (
      C => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      CLR => XLXI_3_XLXN_265,
      D => XLXI_3_XLXI_6_I_Q0_TQ,
      Q => XLXI_3_XLXN_147
    );
  XLXI_3_XLXI_7_XST_GND : GND
    port map (
      G => XLXI_3_XLXI_7_N0
    );
  XLXI_3_XLXI_7_I_36_67 : AND2
    port map (
      I0 => XLXI_3_XLXN_8,
      I1 => XLXI_3_XLXI_7_TC,
      O => XLXI_3_XLXI_7_CEO
    );
  XLXI_3_XLXI_7_I_36_58 : VCC
    port map (
      P => XLXI_3_XLXI_7_XLXN_1
    );
  XLXI_3_XLXI_7_I_36_33 : AND2
    port map (
      I0 => XLXI_3_XLXN_154,
      I1 => XLXI_3_XLXN_152,
      O => XLXI_3_XLXI_7_T2
    );