sjall_translate.vhd

很好用的7180的驱动

      I1 => XLXI_3_XLXN_49,
      I2 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXI_3_T3
    );
  XLXI_3_XLXI_3_I_36_31 : X_AND4
    port map (
      I0 => XLXI_3_XLXN_39,
      I1 => XLXI_3_XLXN_38,
      I2 => XLXI_3_XLXN_49,
      I3 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXN_2
    );
  XLXI_3_XLXI_3_I_Q3_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_3_I_Q3_N1
    );
  XLXI_3_XLXI_3_I_Q3_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_3_I_Q3_N0
    );
  XLXI_3_XLXI_3_I_Q3_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_3_T3,
      I1 => XLXI_3_XLXN_39,
      O => XLXI_3_XLXI_3_I_Q3_TQ
    );
  XLXI_3_XLXI_3_I_Q3_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      RST => XLXI_3_XLXN_260,
      I => XLXI_3_XLXI_3_I_Q3_TQ,
      O => XLXI_3_XLXN_39,
      SET => GND
    );
  XLXI_3_XLXI_3_I_Q2_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_3_I_Q2_N1
    );
  XLXI_3_XLXI_3_I_Q2_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_3_I_Q2_N0
    );
  XLXI_3_XLXI_3_I_Q2_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_3_T2,
      I1 => XLXI_3_XLXN_38,
      O => XLXI_3_XLXI_3_I_Q2_TQ
    );
  XLXI_3_XLXI_3_I_Q2_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      RST => XLXI_3_XLXN_260,
      I => XLXI_3_XLXI_3_I_Q2_TQ,
      O => XLXI_3_XLXN_38,
      SET => GND
    );
  XLXI_3_XLXI_3_I_Q1_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_3_I_Q1_N1
    );
  XLXI_3_XLXI_3_I_Q1_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_3_I_Q1_N0
    );
  XLXI_3_XLXI_3_I_Q1_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXN_48,
      I1 => XLXI_3_XLXN_49,
      O => XLXI_3_XLXI_3_I_Q1_TQ
    );
  XLXI_3_XLXI_3_I_Q1_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      RST => XLXI_3_XLXN_260,
      I => XLXI_3_XLXI_3_I_Q1_TQ,
      O => XLXI_3_XLXN_49,
      SET => GND
    );
  XLXI_3_XLXI_3_I_Q0_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_3_I_Q0_N1
    );
  XLXI_3_XLXI_3_I_Q0_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_3_I_Q0_N0
    );
  XLXI_3_XLXI_3_I_Q0_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_3_XLXN_1,
      I1 => XLXI_3_XLXN_48,
      O => XLXI_3_XLXI_3_I_Q0_TQ
    );
  XLXI_3_XLXI_3_I_Q0_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_4,
      RST => XLXI_3_XLXN_260,
      I => XLXI_3_XLXI_3_I_Q0_TQ,
      O => XLXI_3_XLXN_48,
      SET => GND
    );
  XLXI_3_XLXI_5_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_5_N0
    );
  XLXI_3_XLXI_5_I_36_67 : X_AND2
    port map (
      I0 => XLXI_3_XLXN_146,
      I1 => XLXI_3_XLXN_6,
      O => XLXI_3_XLXI_5_CEO
    );
  XLXI_3_XLXI_5_I_36_58 : X_ONE
    port map (
      O => XLXI_3_XLXI_5_XLXN_1
    );
  XLXI_3_XLXI_5_I_36_33 : X_AND2
    port map (
      I0 => XLXI_3_XLXN_22,
      I1 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_T2
    );
  XLXI_3_XLXI_5_I_36_32 : X_AND3
    port map (
      I0 => XLXI_3_XLXN_23,
      I1 => XLXI_3_XLXN_22,
      I2 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_T3
    );
  XLXI_3_XLXI_5_I_36_31 : X_AND4
    port map (
      I0 => XLXI_3_XLXN_24,
      I1 => XLXI_3_XLXN_23,
      I2 => XLXI_3_XLXN_22,
      I3 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXN_6
    );
  XLXI_3_XLXI_5_I_Q3_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_5_I_Q3_N1
    );
  XLXI_3_XLXI_5_I_Q3_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_5_I_Q3_N0
    );
  XLXI_3_XLXI_5_I_Q3_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_5_T3,
      I1 => XLXI_3_XLXN_24,
      O => XLXI_3_XLXI_5_I_Q3_TQ
    );
  XLXI_3_XLXI_5_I_Q3_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_5_I_Q3_TQ,
      O => XLXI_3_XLXN_24,
      SET => GND
    );
  XLXI_3_XLXI_5_I_Q2_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_5_I_Q2_N1
    );
  XLXI_3_XLXI_5_I_Q2_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_5_I_Q2_N0
    );
  XLXI_3_XLXI_5_I_Q2_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_5_T2,
      I1 => XLXI_3_XLXN_23,
      O => XLXI_3_XLXI_5_I_Q2_TQ
    );
  XLXI_3_XLXI_5_I_Q2_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_5_I_Q2_TQ,
      O => XLXI_3_XLXN_23,
      SET => GND
    );
  XLXI_3_XLXI_5_I_Q1_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_5_I_Q1_N1
    );
  XLXI_3_XLXI_5_I_Q1_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_5_I_Q1_N0
    );
  XLXI_3_XLXI_5_I_Q1_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXN_21,
      I1 => XLXI_3_XLXN_22,
      O => XLXI_3_XLXI_5_I_Q1_TQ
    );
  XLXI_3_XLXI_5_I_Q1_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_5_I_Q1_TQ,
      O => XLXI_3_XLXN_22,
      SET => GND
    );
  XLXI_3_XLXI_5_I_Q0_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_5_I_Q0_N1
    );
  XLXI_3_XLXI_5_I_Q0_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_5_I_Q0_N0
    );
  XLXI_3_XLXI_5_I_Q0_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_5_XLXN_1,
      I1 => XLXI_3_XLXN_21,
      O => XLXI_3_XLXI_5_I_Q0_TQ
    );
  XLXI_3_XLXI_5_I_Q0_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_146,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_5_I_Q0_TQ,
      O => XLXI_3_XLXN_21,
      SET => GND
    );
  XLXI_3_XLXI_6_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_6_N0
    );
  XLXI_3_XLXI_6_I_36_67 : X_AND2
    port map (
      I0 => XLXI_3_XLXN_6,
      I1 => XLXI_3_XLXN_8,
      O => XLXI_3_XLXI_6_CEO
    );
  XLXI_3_XLXI_6_I_36_58 : X_ONE
    port map (
      O => XLXI_3_XLXI_6_XLXN_1
    );
  XLXI_3_XLXI_6_I_36_33 : X_AND2
    port map (
      I0 => XLXI_3_XLXN_148,
      I1 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXI_6_T2
    );
  XLXI_3_XLXI_6_I_36_32 : X_AND3
    port map (
      I0 => XLXI_3_XLXN_150,
      I1 => XLXI_3_XLXN_148,
      I2 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXI_6_T3
    );
  XLXI_3_XLXI_6_I_36_31 : X_AND4
    port map (
      I0 => XLXI_3_XLXN_151,
      I1 => XLXI_3_XLXN_150,
      I2 => XLXI_3_XLXN_148,
      I3 => XLXI_3_XLXN_147,
      O => XLXI_3_XLXN_8
    );
  XLXI_3_XLXI_6_I_Q3_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_6_I_Q3_N1
    );
  XLXI_3_XLXI_6_I_Q3_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_6_I_Q3_N0
    );
  XLXI_3_XLXI_6_I_Q3_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_6_T3,
      I1 => XLXI_3_XLXN_151,
      O => XLXI_3_XLXI_6_I_Q3_TQ
    );
  XLXI_3_XLXI_6_I_Q3_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_6_I_Q3_TQ,
      O => XLXI_3_XLXN_151,
      SET => GND
    );
  XLXI_3_XLXI_6_I_Q2_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_6_I_Q2_N1
    );
  XLXI_3_XLXI_6_I_Q2_XST_GND : X_ZERO
    port map (
      O => XLXI_3_XLXI_6_I_Q2_N0
    );
  XLXI_3_XLXI_6_I_Q2_I_36_32 : X_XOR2
    port map (
      I0 => XLXI_3_XLXI_6_T2,
      I1 => XLXI_3_XLXN_150,
      O => XLXI_3_XLXI_6_I_Q2_TQ
    );
  XLXI_3_XLXI_6_I_Q2_I_36_35 : X_FF
    generic map(
      INIT => '0'
    )
    port map (
      CLK => XLXI_3_CLK,
      CE => XLXI_3_XLXN_6,
      RST => XLXI_3_XLXN_265,
      I => XLXI_3_XLXI_6_I_Q2_TQ,
      O => XLXI_3_XLXN_150,
      SET => GND
    );
  XLXI_3_XLXI_6_I_Q1_XST_VCC : X_ONE
    port map (
      O => XLXI_3_XLXI_6_I_Q1_N1
    );
  XLXI_3_XLXI_6_I_Q1_XST_GND : X_ZERO
    port map (