📄 psp.sta.rpt
字号:
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; DATA[8]~reg0 ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; DATA[16]~reg0 ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; DATA[16]~reg0 ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[7] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[7] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[2] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[2] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[0] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[0] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[3] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[3] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[4] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[4] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[5] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[5] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[6] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[6] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[8] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[8] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[18] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[18] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[20] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[20] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J1[1] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J1[1] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[2] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[2] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[4] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[4] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[8] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[8] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[0] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[0] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[6] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[6] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[9] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[9] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[7] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[7] ;
; 0.234 ; 0.500 ; 0.266 ; High ; HS~reg0 ; Fall ; J2[5] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; HS~reg0 ; Fall ; J2[5] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[19] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[19] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[24] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[24] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[23] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[23] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[26] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[26] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[21] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[21] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[17] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[17] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[16] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[16] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[14] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[14] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J3[1] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J3[1] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; J3[3] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; J3[3] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[15] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[15] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[12] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[12] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[11] ;
; 0.234 ; 0.500 ; 0.266 ; Low ; pspclk~reg0 ; Rise ; buffer[11] ;
; 0.234 ; 0.500 ; 0.266 ; High ; pspclk~reg0 ; Rise ; buffer[10] ;
+--------+--------------+----------------+--------+-------------+------------+---------------+
+-----------------------------------------------------------------------+
; Setup Transfers ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk ; clk ; 41 ; 0 ; 0 ; 0 ;
; HS~reg0 ; HS~reg0 ; 0 ; 0 ; 0 ; 467 ;
; HS~reg0 ; pspclk~reg0 ; 0 ; 130 ; 0 ; 0 ;
; pspclk~reg0 ; pspclk~reg0 ; 5757 ; 0 ; 0 ; 0 ;
+-------------+-------------+----------+----------+----------+----------+
+-----------------------------------------------------------------------+
; Hold Transfers ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk ; clk ; 41 ; 0 ; 0 ; 0 ;
; HS~reg0 ; HS~reg0 ; 0 ; 0 ; 0 ; 467 ;
; HS~reg0 ; pspclk~reg0 ; 0 ; 130 ; 0 ; 0 ;
; pspclk~reg0 ; pspclk~reg0 ; 5757 ; 0 ; 0 ; 0 ;
+-------------+-------------+----------+----------+----------+----------+
+------------------------------------------------+
; Unconstrained Paths ;
+---------------------------------+-------+------+
; Property ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks ; 0 ; 0 ;
; Unconstrained Clocks ; 0 ; 0 ;
; Unconstrained Input Ports ; 0 ; 0 ;
; Unconstrained Input Port Paths ; 0 ; 0 ;
; Unconstrained Output Ports ; 29 ; 29 ;
; Unconstrained Output Port Paths ; 29 ; 29 ;
+---------------------------------+-------+------+
+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
Info: Processing started: Mon Oct 15 02:22:54 2007
Info: Command: quartus_sta PSP -c PSP
Info: qsta_default_script.tcl version: 24.0.1.7
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Critical Warning: SDC file not found: 'PSP.sdc'
Info: No base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name pspclk~reg0 pspclk~reg0
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk clk
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name HS~reg0 HS~reg0
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -15.073
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: -15.073 -539.003 pspclk~reg0
Info: -13.336 -103.052 HS~reg0
Info: -4.561 -22.369 clk
Info: Worst-case hold slack is 1.639
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: 1.639 0.000 HS~reg0
Info: 1.646 0.000 clk
Info: 2.126 0.000 pspclk~reg0
Info: No recovery paths to report
Info: No removal paths to report
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
Info: Allocated 109 megabytes of memory during processing
Info: Processing ended: Mon Oct 15 02:22:59 2007
Info: Elapsed time: 00:00:05
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -