config.h

飞利浦公司lpc2148串口测试源代码 飞利浦公司lpc2148串口测试源代码

/* 系统设置 */

/*
PLL 输入和设定必须满足下面的条件：
FOSC 的范围：10MHz~25MHz
CCLK 的范围：10MHz~Fmax（微控制器的最大允许频率－由内置的系统微控制器
决定）
FCCO 的范围：156MHz~320MHz
PLL 输出频率（当PLL 激活并连接时）由下式得到：
CCLK = M * FOSC 或CCLK = FCCO / (2×P)
*/
#define FOSC		12000000		//晶振频率
#define PLL_M		5				//倍频系数
#define MSEL		(PLL_M-1)
#define PLL_P		2				//分频系数	 P=Fcco/(CCLK×2)

#define PSEL0 		5				//
#define PSEL1 		6

#define PLLE		0
#define PLLC		1

#define PLOCK		10

#define PLL_FEED1	0xAA
#define PLL_FEED2	0x55