testbench_arch.h

这是一个介绍32位RISC处理器软核的设计与验证

////////////////////////////////////////////////////////////////////////////////
//   ____  ____   
//  /   /\/   /  
// /___/  \  /   
// \   \   \/  
//  \   \        Copyright (c) 2003-2004 Xilinx, Inc.
//  /   /        All Right Reserved. 
// /___/   /      
// \   \  /  \  
//  \___\/\___\
////////////////////////////////////////////////////////////////////////////////

#ifndef H_Work_rcv_tbw_testbench_arch_H
#define H_Work_rcv_tbw_testbench_arch_H
#include "work/rcv_tbw/entity.h"
class Work_rcv_tbw_testbench_arch: public Work_rcv_tbw {
public:

HSimFileVar Results;
HSim__s4 VH;
HSimAccessVar VK;
HSim__s4 CP;
HSim__s4 CT;
HSim__s4 CW;
    HSim__s1 SA[4];
    Work_rcv_tbw_testbench_arch(const char * name);
    ~Work_rcv_tbw_testbench_arch();
    void constructObject();
    virtual void archImplement(HSimConfigDecl* cfg);
};


#endif