readme.txt

来自「CPLDFPGA嵌入式应用开发技术白金手册 》源代码」· 文本 代码 · 共 11 行

digital.gdf顶层设计--antishilver.vhd   按键消抖
                   --overallclock.gdf  时钟产生---DIVISION1.vhd 分频器
				               ---tf.vhd 翻转触发器
		   --DECODING.vhd      2～4译码器
		   --SUPERMUX.vhd      计数器选通
		   --Metercontrol.gdf  秒表控制逻辑
		   --Setalarm.vhd      闹钟逻辑
		   --DRIVE.vhd,FLASH.vhd  译码显示
		   --XOR32.vhd             闹钟控制逻                                      --counter100.vhd,counter3.vhd,counter4.vhd,
                     counter24.vhd,counter60.vhd   计数器
		   --and2.vhd,or2.vhd    与门，或门