📄 proj.tan.rpt
字号:
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 103.39 MHz ( period = 9.672 ns ) ; lcd:inst|counter[5] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 7.170 ns ;
; N/A ; 108.14 MHz ( period = 9.247 ns ) ; lcd:inst|counter[3] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 6.745 ns ;
; N/A ; 110.96 MHz ( period = 9.012 ns ) ; lcd:inst|counter[0] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 6.510 ns ;
; N/A ; 112.75 MHz ( period = 8.869 ns ) ; lcd:inst|counter[2] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 6.367 ns ;
; N/A ; 113.56 MHz ( period = 8.806 ns ) ; lcd:inst|state[2] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 6.304 ns ;
; N/A ; 117.38 MHz ( period = 8.519 ns ) ; lcd:inst|counter[1] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 6.017 ns ;
; N/A ; 118.34 MHz ( period = 8.450 ns ) ; lcd:inst|state[4] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 5.948 ns ;
; N/A ; 119.15 MHz ( period = 8.393 ns ) ; lcd:inst|counter[4] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 5.891 ns ;
; N/A ; 119.89 MHz ( period = 8.341 ns ) ; lcd:inst|state[7] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 5.839 ns ;
; N/A ; 122.90 MHz ( period = 8.137 ns ) ; lcd:inst|state[5] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 5.635 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 122.97 MHz ( period = 8.132 ns ) ; lcd:inst|counter[5] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 5.630 ns ;
; N/A ; 123.53 MHz ( period = 8.095 ns ) ; lcd:inst|counter[5] ; lcd:inst|state[4] ; clk ; clk ; None ; None ; 5.593 ns ;
; N/A ; 124.24 MHz ( period = 8.049 ns ) ; lcd:inst|state[3] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 5.547 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 129.75 MHz ( period = 7.707 ns ) ; lcd:inst|counter[3] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 5.205 ns ;
; N/A ; 130.38 MHz ( period = 7.670 ns ) ; lcd:inst|counter[3] ; lcd:inst|state[4] ; clk ; clk ; None ; None ; 5.168 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.46 MHz ( period = 7.493 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 4.991 ns ;
; N/A ; 133.83 MHz ( period = 7.472 ns ) ; lcd:inst|counter[0] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 4.970 ns ;
; N/A ; 133.83 MHz ( period = 7.472 ns ) ; lcd:inst|counter[0] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 4.970 ns ;
; N/A ; 133.83 MHz ( period = 7.472 ns ) ; lcd:inst|counter[0] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 4.970 ns ;
; N/A ; 133.83 MHz ( period = 7.472 ns ) ; lcd:inst|counter[0] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 4.970 ns ;
; N/A ; 133.83 MHz ( period = 7.472 ns ) ; lcd:inst|counter[0] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 4.970 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -