zv1050_nandctr.h

基于ARM9的NAND FLASH（large page）的驱动

#ifndef _ZV1050_H
#define _ZV1050_H
//NAND controller registers
#define NFLASH_CNTL_BASE 0xD4000000

#define NFC_CONFIG_REG      (NFLASH_CNTL_BASE + 0x00) // Nand Flash Config
#define NFC_WR_PROT_REG     (NFLASH_CNTL_BASE + 0x04) // Nand Flash Write Protect
#define NFC_CMD_START_REG   (NFLASH_CNTL_BASE + 0x08) // Nand Flash Command Start
#define NFC_CMD_REG         (NFLASH_CNTL_BASE + 0x0c) // Nand Flash Command
#define NFC_ADDR_0_REG      (NFLASH_CNTL_BASE + 0x10) // Nand Flash Addr_0
#define NFC_ADDR_1_REG      (NFLASH_CNTL_BASE + 0x14) // Nand Flash Addr_1
#define NFC_ADDR_2_REG      (NFLASH_CNTL_BASE + 0x18) // Nand Flash Addr_2
#define NFC_ADDR_3_REG      (NFLASH_CNTL_BASE + 0x1c) // Nand Flash Addr_3
#define NFC_ADDR_4_REG      (NFLASH_CNTL_BASE + 0x20) // Nand Flash Addr_4
#define NFC_TX_SIZE_REG     (NFLASH_CNTL_BASE + 0x24) // Nand Flash Trans Size
#define NFC_SYS_ADDR_REG    (NFLASH_CNTL_BASE + 0x28) // Nand Flash Sys Addr
#define NFC_WAIT_1_REG      (NFLASH_CNTL_BASE + 0x2c) // Nand Flash Wait 1
#define NFC_WAIT_2_REG      (NFLASH_CNTL_BASE + 0x30) // Nand Flash Wait 2
#define NFC_STATUS_REG      (NFLASH_CNTL_BASE + 0x34) // Nand Flash Status
#define NFC_INT_MASK_REG    (NFLASH_CNTL_BASE + 0x38) // Nand Flash Int Mask
#define NFC_INT_STAT_REG    (NFLASH_CNTL_BASE + 0x3c) // Nand Flash Int Status
#define NFC_INT_RAW_REG     (NFLASH_CNTL_BASE + 0x40) // Nand Flash Raw Int
#define NFC_ECC_0_REG       (NFLASH_CNTL_BASE + 0x44) // Nand Flash ECC_0
#define NFC_ECC_1_REG       (NFLASH_CNTL_BASE + 0x48) // Nand Flash ECC_1
#define NFC_ECC_2_REG       (NFLASH_CNTL_BASE + 0x4c) // Nand Flash ECC_2
#define NFC_ECC_3_REG       (NFLASH_CNTL_BASE + 0x50) // Nand Flash ECC_3
#define NFC_RST_STAT_REG    (NFLASH_CNTL_BASE + 0x54) // Nand Flash Reset State

#endif