sysclk.h

嵌入式开发

/*
*********************************************************************************************************
* 文件: sysCLK.H.
* 描述: 配置系统各部分时钟频率,必须与目标板匹配.
* 编写: 深思 ([e-mail]).
*********************************************************************************************************
*/

#define Fosc    11059200                    /* 晶振频率,10MHz~25MHz，应当与实际一至.                    */
#define Fcclk   (Fosc * 4)                  /* 系统频率，必须为Fosc的整数倍(1~32)，且<=60MHZ.           */
#define Fcco    (Fcclk * 4)                 /* CCO频率，必须为Fcclk的2、4、8、16倍，范围为156MHz~320MHz.*/
#define Fpclk   (Fcclk / 4) * 1             /* VPB时钟频率，只能为(Fcclk / 4)的1 ~ 4倍.                 */

/*
********************************************************************************************************
* End.
********************************************************************************************************
*/