📄 block1.fit.rpt
字号:
+----------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------+-----------------------+
; Resource ; Usage ;
+----------------------------------------------+-----------------------+
; ALUTs Used ; 42 / 12,480 ( < 1 % ) ;
; Dedicated logic registers ; 34 / 12,480 ( < 1 % ) ;
; ; ;
; ALUTs Unavailable ; 2 ;
; -- Due to unpartnered 7 input function ; 0 ;
; -- Due to unpartnered 6 input function ; 2 ;
; ; ;
; Combinational ALUT usage by number of inputs ; ;
; -- 7 input functions ; 0 ;
; -- 6 input functions ; 14 ;
; -- 5 input functions ; 5 ;
; -- 4 input functions ; 15 ;
; -- <=3 input functions ; 8 ;
; ; ;
; Combinational ALUTs by mode ; ;
; -- normal mode ; 42 ;
; -- extended LUT mode ; 0 ;
; -- arithmetic mode ; 0 ;
; -- shared arithmetic mode ; 0 ;
; ; ;
; Logic utilization ; 44 / 12,480 ( < 1 % ) ;
; -- ALUT/register pairs used ; 42 ;
; -- Combinational with no register ; 8 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 34 ;
; -- ALUT/register pairs unavailable ; 2 ;
; ; ;
; Total registers* ; 34 / 14,410 ( < 1 % ) ;
; -- Dedicated logic registers ; 34 / 12,480 ( < 1 % ) ;
; -- I/O registers ; 0 / 1,930 ( 0 % ) ;
; ; ;
; ALMs: partially or completely used ; 25 / 6,240 ( < 1 % ) ;
; ; ;
; Total LABs: partially or completely used ; 5 / 780 ( < 1 % ) ;
; ; ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 10 / 343 ( 3 % ) ;
; -- Clock pins ; 5 / 16 ( 31 % ) ;
; Global signals ; 5 ;
; M512s ; 0 / 104 ( 0 % ) ;
; M4Ks ; 0 / 78 ( 0 % ) ;
; Total block memory bits ; 0 / 419,328 ( 0 % ) ;
; Total block memory implementation bits ; 0 / 419,328 ( 0 % ) ;
; DSP block 9-bit elements ; 0 / 96 ( 0 % ) ;
; PLLs ; 0 / 6 ( 0 % ) ;
; Global clocks ; 5 / 16 ( 31 % ) ;
; Regional clocks ; 0 / 32 ( 0 % ) ;
; SERDES transmitters ; 0 / 38 ( 0 % ) ;
; SERDES receivers ; 0 / 42 ( 0 % ) ;
; Average interconnect usage ; 0% ;
; Peak interconnect usage ; 0% ;
; Maximum fan-out node ; c24:inst7|count[3] ;
; Maximum fan-out ; 7 ;
; Highest non-global fan-out signal ; c24:inst7|count[3] ;
; Highest non-global fan-out ; 7 ;
; Total fan-out ; 259 ;
; Average fan-out ; 2.82 ;
+----------------------------------------------+-----------------------+
* Register count does not include registers inside block RAM or DSP blocks.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk1 ; N20 ; 1 ; 0 ; 10 ; 1 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; clk2 ; M21 ; 2 ; 0 ; 16 ; 2 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; clk3 ; M2 ; 5 ; 40 ; 16 ; 2 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; clk4 ; N3 ; 6 ; 40 ; 10 ; 1 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; clk5 ; N22 ; 1 ; 0 ; 10 ; 0 ; 1 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; pwm1 ; U4 ; 6 ; 40 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
; pwm2 ; G12 ; 3 ; 17 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; pwm3 ; E10 ; 4 ; 30 ; 27 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; pwm4 ; C15 ; 3 ; 14 ; 27 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; pwm5 ; Y2 ; 6 ; 40 ; 1 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 12mA ; Off ; Fitter ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+----------------------------------------------------------+
; I/O Bank Usage ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1 ; 2 / 40 ( 5 % ) ; 3.3V ; -- ;
; 2 ; 1 / 44 ( 2 % ) ; 3.3V ; -- ;
; 3 ; 3 / 50 ( 6 % ) ; 3.3V ; -- ;
; 4 ; 1 / 35 ( 3 % ) ; 3.3V ; -- ;
; 5 ; 1 / 44 ( 2 % ) ; 3.3V ; -- ;
; 6 ; 3 / 40 ( 8 % ) ; 3.3V ; -- ;
; 7 ; 0 / 34 ( 0 % ) ; 3.3V ; -- ;
; 8 ; 0 / 43 ( 0 % ) ; 3.3V ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -