📄 pwm5.vhd
字号:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity pwm5 is
port(dout:in std_logic_vector(7 downto 0);
pwm5:out std_logic);
end;
architecture one of pwm5 is
begin
process(dout)
begin
if dout<20 then
pwm5<='0';
else pwm5<='1';
end if;
end process;
end;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -