spl162001.inc

GPL162001的I2C功能demo程式

P_TimeBase_Reset:  .VDEF     (TMBBASE + 0x08)

//========================================================================================
//  Timer Control Registers
//      Base Address Start from 0x70C0
//========================================================================================
P_TimerA_Ctrl:      .VDEF    (TMRBASE + 0x00)
P_TimerA_CCP_Ctrl:  .VDEF    (TMRBASE + 0x01)
P_TimerA_Preload:   .VDEF    (TMRBASE + 0x02)
P_TimerA_CCP_Reg:   .VDEF    (TMRBASE + 0x03)
P_TimerA_UpCount:   .VDEF    (TMRBASE + 0x04)
P_TimerB_Ctrl:      .VDEF    (TMRBASE + 0x08)
P_TimerB_CCP_Ctrl:  .VDEF    (TMRBASE + 0x09)
P_TimerB_Preload:   .VDEF    (TMRBASE + 0x0A)
P_TimerB_CCP_Reg:   .VDEF    (TMRBASE + 0x0B)
P_TimerB_UpCount:   .VDEF   (TMRBASE + 0x0C)
P_TimerC_Ctrl:      .VDEF    (TMRBASE + 0x10)
P_TimerC_CCP_Ctrl:  .VDEF    (TMRBASE + 0x11)
P_TimerC_Preload:   .VDEF    (TMRBASE + 0x12)
P_TimerC_CCP_Reg:   .VDEF    (TMRBASE + 0x13)
P_TimerC_UpCount:   .VDEF    (TMRBASE + 0x14)
P_TimerD_Ctrl:      .VDEF    (TMRBASE + 0x18)
P_TimerD_CCP_Ctrl:  .VDEF    (TMRBASE + 0x19)
P_TimerD_Preload:   .VDEF    (TMRBASE + 0x1A)
P_TimerD_CCP_Reg:   .VDEF    (TMRBASE + 0x1B)
P_TimerD_UpCount:   .VDEF    (TMRBASE + 0x1C)
//========================================================================================
//  Timer2 Control Registers
//      Base Address Start from 0x71C0
//========================================================================================
P_TimerE_Ctrl:      .VDEF    (TM2BASE + 0x00)
P_TimerE_CCP_Ctrl:  .VDEF    (TM2BASE + 0x01)
P_TimerE_Preload:   .VDEF    (TM2BASE + 0x02)
P_TimerE_CCP_Reg:   .VDEF    (TM2BASE + 0x03)
P_TimerE_UpCount:   .VDEF    (TM2BASE + 0x04)
P_TimerF_Ctrl:      .VDEF    (TM2BASE + 0x08)
P_TimerF_CCP_Ctrl:  .VDEF    (TM2BASE + 0x09)
P_TimerF_Preload:   .VDEF    (TM2BASE + 0x0A)
P_TimerF_CCP_Reg:   .VDEF    (TM2BASE + 0x0B)
P_TimerF_UpCount:   .VDEF    (TM2BASE + 0x0C)

//========================================================================================
//  Audio Output Control Registers
//      Base Address Start from 0x70E0
//========================================================================================
P_DAC_CHA_Ctrl:     .VDEF    (AUDBASE + 0x10)
P_DAC_CHA_Data:     .VDEF    (AUDBASE + 0x11)
P_DAC_CHA_FIFO:     .VDEF    (AUDBASE + 0x12)
P_DAC_CHB_Ctrl:     .VDEF    (AUDBASE + 0x18)
P_DAC_CHB_Data:     .VDEF    (AUDBASE + 0x19)
P_DAC_CHB_FIFO:     .VDEF    (AUDBASE + 0x1A)
P_DAC_IIS_MODE:	   .VDEF    (AUDBASE + 0x1F)

//========================================================================================
//  UART / IrDA Control Registers
//      Base Address Start from 0x7100
//========================================================================================
P_UARTDR:           .VDEF    (URTBASE + 0x00)
P_UARTERR:          .VDEF    (URTBASE + 0x01)
P_UARTCR:           .VDEF    (URTBASE + 0x02)
P_UARTBUD:          .VDEF    (URTBASE + 0x03)
P_UARTSR:           .VDEF    (URTBASE + 0x04)
P_UARTBMR:          .VDEF    (URTBASE + 0x07)
P_IRDACR:           .VDEF    (URTBASE + 0x08)
P_TUBEDR:           .VDEF    (0x7fff)

//========================================================================================
//  RTC Control Registers
//      Base Address Start from 0x7120
//========================================================================================
P_RTCSEC:	.VDEF	(RTCBASE + 0x00)
P_RTCMIN:	.VDEF	(RTCBASE + 0x01)
P_RTCHR:		.VDEF	(RTCBASE + 0x02)
P_ALMSEC:	.VDEF	(RTCBASE + 0x04)
P_ALMMIN:	.VDEF	(RTCBASE + 0x05)
P_ALMHR:		.VDEF	(RTCBASE + 0x06)
P_RTCCR:		.VDEF	(RTCBASE + 0x14)
P_RTCIR:		.VDEF	(RTCBASE + 0x15)
P_RTCICR:	.VDEF	(RTCBASE + 0x16)

//========================================================================================
//  SPI Control Registers
//      Base Address Start from 0x7140
//========================================================================================
P_SPI_Ctrl:            .VDEF    (SPIBASE + 0x00)
P_SPI_TXStatus:          .VDEF    (SPIBASE + 0x01)
P_SPI_TXData:           .VDEF    (SPIBASE + 0x02)
P_SPI_RXStatus:          .VDEF    (SPIBASE + 0x03)
P_SPI_RXData:           .VDEF    (SPIBASE + 0x04)
P_SPI_MISC:          .VDEF    (SPIBASE + 0x05)

//========================================================================================
//  Analog Control Registers
//      Base Address Start from 0x7160
//========================================================================================
P_ADC_Setup:        .VDEF    (ANABASE + 0x00)
P_MADC_Ctrl:        .VDEF    (ANABASE + 0x01)
P_MADC_Data:        .VDEF    (ANABASE + 0x02)
P_ASADC_Ctrl:       .VDEF    (ANABASE + 0x03)
P_ASADC_Data:       .VDEF    (ANABASE + 0x04)
P_TP_Ctrl:          .VDEF   (ANABASE + 0x05)

//========================================================================================
//  LCD Control Registers
//      Base Address Start from 0x7180
//========================================================================================
P_LCD_SR:	   .VDEF    (LCDBASE + 0x00)
P_LCD_CLK:	   .VDEF    (LCDBASE + 0x01)
P_LCD_SEG:	   .VDEF    (LCDBASE + 0x02)
P_LCD_COM:          .VDEF    (LCDBASE + 0x03)
P_LCD_BUFAL:        .VDEF    (LCDBASE + 0x04)
P_LCD_BUFAH:        .VDEF    (LCDBASE + 0x05)
P_LCD_OFFSET:       .VDEF    (LCDBASE + 0x06)
P_LCD_TM:	   .VDEF    (LCDBASE + 0x07)
P_LCD_FM:           .VDEF    (LCDBASE + 0x08)
P_LCD_BUFC:         .VDEF    (LCDBASE + 0x09)
P_LCD_Attr:         .VDEF    (LCDBASE + 0x0A)

//========================================================================================
//  Sensor Control Registers
//      Base Address Start from 0x71A0
//========================================================================================
P_SSCR:		.VDEF	(IMSBASE + 0x00)
P_SSBUFS:	.VDEF	(IMSBASE + 0x01)
P_SSBUFADL:	.VDEF	(IMSBASE + 0x02)
P_SSINTCS:	.VDEF	(IMSBASE + 0x03)

//========================================================================================
//  SIO Control Registers
//      Base Address Start from 0x71B0
//========================================================================================
P_SPB_Setup:        .VDEF    (SPBBASE + 0x00)
P_SPB_State:        .VDEF    (SPBBASE + 0x01)
P_SPB_AddrL:        .VDEF    (SPBBASE + 0x02)
P_SPB_AddrH:        .VDEF    (SPBBASE + 0x03)
P_SPB_Data:         .VDEF    (SPBBASE + 0x04)

//========================================================================================
//  SDC Control Registers
//      Base Address Start from 0x71D0
//========================================================================================
P_SDC_DataTx:       .VDEF    (SDCBASE + 0x00)
P_SDC_DataRx:       .VDEF    (SDCBASE + 0x01)
P_SDC_Command:      .VDEF    (SDCBASE + 0x02)
P_SDC_ArgL:         .VDEF    (SDCBASE + 0x03)
P_SDC_ArgH:         .VDEF    (SDCBASE + 0x04)
P_SDC_RespL:        .VDEF    (SDCBASE + 0x05)
P_SDC_RespH:        .VDEF    (SDCBASE + 0x06)
P_SDC_Status:       .VDEF    (SDCBASE + 0x07)
P_SDC_Control:      .VDEF    (SDCBASE + 0x08)
P_SDC_BlkLen:       .VDEF    (SDCBASE + 0x09)
P_SDC_IntEn:        .VDEF    (SDCBASE + 0x0A)

//========================================================================================
//  I2C Control Registers
//      Base Address Start from 0x7360
//========================================================================================
P_ICCR:		.VDEF	(I2CBASE + 0x00)
P_ICSR:		.VDEF	(I2CBASE + 0x01)
P_IAR:		.VDEF	(I2CBASE + 0x02)
P_IDSR:		.VDEF	(I2CBASE + 0x03)
P_IDEBCLK:	.VDEF	(I2CBASE + 0x04)
P_I2CEN:		.VDEF	(I2CBASE + 0x05)

//========================================================================================
//  DMA Control Registers
//      Base Address Start from 0x7380
//========================================================================================
P_DMA0_Con:         .VDEF    (DMABASE + 0x00)
P_DMA0_Sar:         .VDEF   (DMABASE + 0x01)
P_DMA0_Tar:         .VDEF   (DMABASE + 0x02)
P_DMA0_Tcr:         .VDEF    (DMABASE + 0x03)
P_DMA0_SarH:        .VDEF   (DMABASE + 0x04)
P_DMA0_TarH:        .VDEF   (DMABASE + 0x05)
P_DMA0_TcrH:        .VDEF   (DMABASE + 0x06)
P_DMA1_Con:         .VDEF   (DMABASE + 0x08)
P_DMA1_Sar:         .VDEF   (DMABASE + 0x09)
P_DMA1_Tar:         .VDEF   (DMABASE + 0x0A)
P_DMA1_Tcr:         .VDEF    (DMABASE + 0x0B)
P_DMA1_SarH:        .VDEF    (DMABASE + 0x0C)
P_DMA1_TarH:        .VDEF    (DMABASE + 0x0D)
P_DMA1_TcrH:        .VDEF    (DMABASE + 0x0E)
P_DMA2_Con:         .VDEF    (DMABASE + 0x10)
P_DMA2_Sar:         .VDEF    (DMABASE + 0x11)
P_DMA2_Tar:         .VDEF    (DMABASE + 0x12)
P_DMA2_Tcr:         .VDEF    (DMABASE + 0x13)
P_DMA2_SarH:        .VDEF    (DMABASE + 0x14)
P_DMA2_TarH:        .VDEF    (DMABASE + 0x15)
P_DMA2_TcrH:        .VDEF    (DMABASE + 0x16)
P_DMA3_Con:         .VDEF    (DMABASE + 0x18)
P_DMA3_Sar:         .VDEF    (DMABASE + 0x19)
P_DMA3_Tar:         .VDEF    (DMABASE + 0x1A)
P_DMA3_Tcr:         .VDEF    (DMABASE + 0x1B)
P_DMA3_SarH:        .VDEF    (DMABASE + 0x1C)
P_DMA3_TarH:        .VDEF    (DMABASE + 0x1D)
P_DMA3_TcrH:        .VDEF    (DMABASE + 0x1E)
P_DMA_SRC:          .VDEF    (DMABASE + 0x3E)
P_DMA_INT:          .VDEF    (DMABASE + 0x3F)
.define		C_DMA0_ISRFlag		0x0001
.define		C_DMA1_ISRFlag		0x0002
.define		C_DMA2_ISRFlag		0x0004
.define		C_DMA3_ISRFlag		0x0008
.define		C_DMA0_BusyFlag		0x0100
.define		C_DMA1_BusyFlag		0x0200
.define		C_DMA2_BusyFlag		0x0400
.define		C_DMA3_BusyFlag		0x0800

//========================================================================================
//  Key Scan Control Registers
//      Base Address Start from 0x73C0
//========================================================================================
P_KS_Setup:         .VDEF    (KEYBASE + 0x00)
P_KS_Data0:         .VDEF    (KEYBASE + 0x08)
P_KS_Data1:         .VDEF    (KEYBASE + 0x09)
P_KS_Data2:         .VDEF    (KEYBASE + 0x0A)
P_KS_Data3:         .VDEF    (KEYBASE + 0x0B)
P_KS_Data4:         .VDEF    (KEYBASE + 0x0C)
P_KS_Data5:         .VDEF    (KEYBASE + 0x0D)
P_KS_Data6:         .VDEF    (KEYBASE + 0x0E)
P_KS_Data7:         .VDEF    (KEYBASE + 0x0F)
//========================================================================================
//  USB Control Registers
//      Base Address Start from 0x7300
//========================================================================================
P_USBCR:		.VDEF	(USB_BASE+0x30)
P_USBDR:		.VDEF	(USB_BASE+0x57)
P_USBFR:		.VDEF	(USB_BASE+0x31)
P_USBPMR:	.VDEF	(USB_BASE+0x32)
P_EP0DR:		.VDEF	(USB_BASE+0x33)
P_BIDR:		.VDEF	(USB_BASE+0x34)
P_BODR:		.VDEF	(USB_BASE+0x35)
P_INTDR:		.VDEF	(USB_BASE+0x36)

P_EPER:		.VDEF	(USB_BASE+0x37)
P_GLOIR:		.VDEF	(USB_BASE+0x38)
P_USBIER:	.VDEF	(USB_BASE+0x39)
P_USBIR:		.VDEF	(USB_BASE+0x3a)
P_SCIER:		.VDEF	(USB_BASE+0x3b)
P_SCIR:		.VDEF	(USB_BASE+0x3c)

P_EPASR:		.VDEF	(USB_BASE+0x3d)
P_EPSSR:		.VDEF	(USB_BASE+0x3e)
P_EPBCR:		.VDEF	(USB_BASE+0x3f)
P_EPECR:		.VDEF	(USB_BASE+0x40)
P_EP0WCR:	.VDEF	(USB_BASE+0x41)
P_BOWCR:		.VDEF	(USB_BASE+0x42)
P_EP0BPR:	.VDEF	(USB_BASE+0x43)
P_BBRPR:		.VDEF	(USB_BASE+0x44)
P_BBWPR:		.VDEF	(USB_BASE+0x45)

P_EP0RTR:	.VDEF	(USB_BASE+0x46)
P_EP0RR:		.VDEF	(USB_BASE+0x47)
P_EP0VR:		.VDEF	(USB_BASE+0x48)
P_EP0IR:		.VDEF	(USB_BASE+0x49)
P_EP0LR:		.VDEF	(USB_BASE+0x4a)

P_BIACR_L:	.VDEF	(USB_BASE+0x4b)
P_BIACR_H:	.VDEF	(USB_BASE+0x4c)
P_BOACR_L:	.VDEF	(USB_BASE+0x4d)
P_BOACR_H:	.VDEF	(USB_BASE+0x4e)
P_INTACR:	.VDEF	(USB_BASE+0x4f)

P_DMAWCR_L:	.VDEF	(USB_BASE+0x50)
P_DMAWCR_H:	.VDEF	(USB_BASE+0x51)

P_EP0SDR:	.VDEF	(USB_BASE+0x52)
P_INTSDR:	.VDEF	(USB_BASE+0x53)

P_EPSB:		.VDEF	(USB_BASE+0x54)
P_RSTFSM:	.VDEF	(USB_BASE+0x55)
P_PRFSM:		.VDEF	(USB_BASE+0x56)

P_UHCR:		.VDEF	(USB_BASE+0x00)
P_UHTCR:		.VDEF	(USB_BASE+0x01)
P_UHDR:		.VDEF	(USB_BASE+0x02)
P_UHTR:		.VDEF	(USB_BASE+0x03)
P_DVAR:		.VDEF	(USB_BASE+0x04)
P_DVER:		.VDEF	(USB_BASE+0x05)
P_UHTXCR:	.VDEF	(USB_BASE+0x06)
P_UHRXCR:	.VDEF	(USB_BASE+0x07)
P_UHFINR:	.VDEF	(USB_BASE+0x08)
P_UHFOUTR:	.VDEF	(USB_BASE+0x09)
P_UHAIBCR:	.VDEF	(USB_BASE+0x0a)
P_UHAOBCR:	.VDEF	(USB_BASE+0x0b)
P_UHATR:		.VDEF	(USB_BASE+0x0c)
P_UHSR:		.VDEF	(USB_BASE+0x0d)
P_UHIR:		.VDEF	(USB_BASE+0x0e)
P_UHIER:		.VDEF	(USB_BASE+0x0f)
P_SRSTR:		.VDEF	(USB_BASE+0x10)
P_SWRSTR:	.VDEF	(USB_BASE+0x11)
P_SOFTR:		.VDEF	(USB_BASE+0x12)
P_FMNOR:		.VDEF	(USB_BASE+0x13)
P_OTGCR:		.VDEF	(USB_BASE+0x14)
P_VSR:		.VDEF	(USB_BASE+0x15)
P_VBUSSR:	.VDEF	(USB_BASE+0x16)
P_INACR:		.VDEF	(USB_BASE+0x17)
P_OUTACR:	.VDEF	(USB_BASE+0x18)
P_RSTACR:	.VDEF	(USB_BASE+0x19)
P_Storage1_2:	.VDEF	(USB_BASE+0x1a)
P_DRR:		.VDEF	(USB_BASE+0x1b)
P_SRAMTR:	.VDEF	(USB_BASE+0x1c)
P_SRAMAR:	.VDEF	(USB_BASE+0x1d)
P_SRAMDR:	.VDEF	(USB_BASE+0x1e)