📄 arm.fit.rpt
字号:
; 51 ; 62 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 52 ; 63 ; -- ; IOCHRDY ; input ; 3.3-V LVTTL ; ; Y ;
; 53 ; 64 ; -- ; GND ; gnd ; ; ; ;
; 54 ; 65 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 55 ; 66 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 56 ; 67 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 57 ; 68 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 58 ; 69 ; -- ; BOE ; output ; 3.3-V LVTTL ; ; Y ;
; 59 ; 70 ; -- ; GND ; gnd ; ; ; ;
; 60 ; 71 ; -- ; AEN ; output ; 3.3-V LVTTL ; ; Y ;
; 61 ; 72 ; -- ; DIR ; output ; 3.3-V LVTTL ; ; Y ;
; 62 ; 73 ; -- ; TCK ; input ; 3.3-V LVTTL ; ; N ;
; 63 ; 74 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 64 ; 75 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 65 ; 76 ; -- ; GND ; gnd ; ; ; ;
; 66 ; 77 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 67 ; 78 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 68 ; 79 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 69 ; 80 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 70 ; 81 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 71 ; 82 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 72 ; 83 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 73 ; 84 ; -- ; TDO ; output ; 3.3-V LVTTL ; ; N ;
; 74 ; 85 ; -- ; GND ; gnd ; ; ; ;
; 75 ; 86 ; -- ; add0_out ; output ; 3.3-V LVTTL ; ; Y ;
; 76 ; 87 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 77 ; 88 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 78 ; 89 ; -- ; GND ; gnd ; ; ; ;
; 79 ; 90 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 80 ; 91 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 81 ; 92 ; -- ; lIOR ; output ; 3.3-V LVTTL ; ; Y ;
; 82 ; 93 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 83 ; 94 ; -- ; lIOW ; output ; 3.3-V LVTTL ; ; Y ;
; 84 ; 95 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 85 ; 96 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 86 ; 97 ; -- ; GND ; gnd ; ; ; ;
; 87 ; 98 ; -- ; LnWE ; input ; 3.3-V LVTTL ; ; Y ;
; 88 ; 99 ; -- ; LnOE ; input ; 3.3-V LVTTL ; ; Y ;
; 89 ; 0 ; -- ; GND+ ; ; ; ; ;
; 90 ; 1 ; -- ; GND+ ; ; ; ; ;
; 91 ; 2 ; -- ; VCCINT ; power ; ; 3.3V ; ;
; 92 ; 3 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 93 ; 4 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 94 ; 5 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 95 ; 6 ; -- ; GND ; gnd ; ; ; ;
; 96 ; 7 ; -- ; nGCS5 ; input ; 3.3-V LVTTL ; ; Y ;
; 97 ; 8 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 98 ; 9 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 99 ; 10 ; -- ; RESERVED_INPUT ; ; ; ; ;
; 100 ; 11 ; -- ; RESERVED_INPUT ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL ; - ; 2 ; 0 ; 0 ; 2 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; LnOE ; 88 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
; LnWE ; 87 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL ; 10 pF ; Not Available ;
; 3.3-V LVCMOS ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; 2.5 V ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |arm ; 6 ; 15 ; |arm ; work ;
+----------------------------+------------+------+---------------------+--------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------+-----------------------+
; Name ; Fan-Out ;
+---------+-----------------------+
; nGCS5 ; 3 ;
; LnOE ; 3 ;
; LnWE ; 3 ;
; add0 ; 1 ;
; BOE~23 ; 1 ;
; add0~2 ; 1 ;
; nGCS5~9 ; 1 ;
; LnOE~14 ; 1 ;
; LnWE~14 ; 1 ;
; DIR~3 ; 1 ;
+---------+-----------------------+
+----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 6 / 288 ( 2 % ) ;
; PIAs ; 6 / 288 ( 2 % ) ;
+----------------------------+-----------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 0.75) ; Number of LABs (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 2 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 0.75) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 2 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+-------------------+----------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+-------------------+----------+
; F ; LC94 ; LnWE, LnOE, nGCS5 ; DIR ;
; F ; LC93 ; nGCS5 ; AEN ;
; F ; LC91 ; nGCS5, LnWE, LnOE ; BOE ;
; H ; LC125 ; LnWE ; lIOW ;
; H ; LC123 ; LnOE ; lIOR ;
; H ; LC113 ; add0 ; add0_out ;
+-----+------------+-------------------+----------+
+---------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+----------------+
; Option ; Setting ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+----------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
Info: Processing started: Mon May 26 18:05:38 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off arm -c arm
Info: Selected device EPM3128ATC100-10 for design "arm"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Allocated 140 megabytes of memory during processing
Info: Processing ended: Mon May 26 18:05:41 2008
Info: Elapsed time: 00:00:03
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -