⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 exam2.sim.rpt

📁 使用C8051F020和FPGA设计的低频信号相位测量仪器
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4] ; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|q[4]                 ; data_out0        ;
; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4] ; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; cout             ;
; |SIN|Mux3~125                                                             ; |SIN|Mux3~125                                                                  ; data_out0        ;
; |SIN|Mux3~126                                                             ; |SIN|Mux3~126                                                                  ; data_out0        ;
; |SIN|Mux3~127                                                             ; |SIN|Mux3~127                                                                  ; data_out0        ;
; |SIN|Mux3~128                                                             ; |SIN|Mux3~137                                                                  ; cascout          ;
; |SIN|lpm_counter:SQ_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4]  ; |SIN|lpm_counter:SQ_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT  ; cout             ;
; |SIN|Mux3~130                                                             ; |SIN|Mux3~130                                                                  ; data_out0        ;
; |SIN|Mux2~124                                                             ; |SIN|Mux2~124                                                                  ; data_out0        ;
; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5] ; |SIN|lpm_counter:BZQ_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT ; cout             ;
; |SIN|Mux2~125                                                             ; |SIN|Mux2~125                                                                  ; data_out0        ;
; |SIN|Mux2~126                                                             ; |SIN|Mux2~126                                                                  ; data_out0        ;
; |SIN|Mux2~127                                                             ; |SIN|Mux2~127                                                                  ; data_out0        ;
; |SIN|Mux2~128                                                             ; |SIN|Mux2~137                                                                  ; cascout          ;
; |SIN|Mux2~130                                                             ; |SIN|Mux2~130                                                                  ; data_out0        ;
; |SIN|Mux1~124                                                             ; |SIN|Mux1~124                                                                  ; data_out0        ;
; |SIN|Mux1~125                                                             ; |SIN|Mux1~125                                                                  ; data_out0        ;
; |SIN|Mux1~126                                                             ; |SIN|Mux1~126                                                                  ; data_out0        ;
; |SIN|Mux1~127                                                             ; |SIN|Mux1~127                                                                  ; data_out0        ;
; |SIN|Mux1~128                                                             ; |SIN|Mux1~137                                                                  ; cascout          ;
; |SIN|Mux1~130                                                             ; |SIN|Mux1~130                                                                  ; data_out0        ;
; |SIN|Mux0~124                                                             ; |SIN|Mux0~124                                                                  ; data_out0        ;
; |SIN|Mux0~125                                                             ; |SIN|Mux0~125                                                                  ; data_out0        ;
; |SIN|Mux0~126                                                             ; |SIN|Mux0~126                                                                  ; data_out0        ;
; |SIN|Mux0~127                                                             ; |SIN|Mux0~127                                                                  ; data_out0        ;
; |SIN|Mux0~128                                                             ; |SIN|Mux0~137                                                                  ; cascout          ;
; |SIN|Mux0~130                                                             ; |SIN|Mux0~130                                                                  ; data_out0        ;
; |SIN|READ                                                                 ; |SIN|READ                                                                      ; dataout          ;
; |SIN|SCLK0                                                                ; |SIN|SCLK0                                                                     ; dataout          ;
; |SIN|SCLK1                                                                ; |SIN|SCLK1                                                                     ; dataout          ;
; |SIN|SEL[3]                                                               ; |SIN|SEL[3]                                                                    ; dataout          ;
; |SIN|SEL[2]                                                               ; |SIN|SEL[2]                                                                    ; dataout          ;
; |SIN|SEL[1]                                                               ; |SIN|SEL[1]                                                                    ; dataout          ;
; |SIN|SEL[0]                                                               ; |SIN|SEL[0]                                                                    ; dataout          ;
; |SIN|ENA                                                                  ; |SIN|ENA                                                                       ; dataout          ;
; |SIN|CLR                                                                  ; |SIN|CLR                                                                       ; dataout          ;
; |SIN|BCLK                                                                 ; |SIN|BCLK                                                                      ; dataout          ;
; |SIN|DATA[2]                                                              ; |SIN|DATA[2]                                                                   ; padio            ;
; |SIN|DATA[5]                                                              ; |SIN|DATA[5]                                                                   ; padio            ;
+---------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; Node Name                                                                             ; Output Port Name                                                                      ; Output Port Type ;
+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+------------------+
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][0]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[0]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][1]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[1]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][2]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[2]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][3]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[3]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][4]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[4]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][5]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[5]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][6]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[6]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][7]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[7]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][8]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[8]                            ; dataout          ;
; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|segment[0][9]                   ; |SIN|SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[9]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][0]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[0]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][1]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[1]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][2]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[2]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][3]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[3]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][4]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[4]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][5]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[5]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][6]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[6]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][7]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[7]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][8]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[8]                            ; dataout          ;
; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|segment[0][9]                   ; |SIN|SIN_ROM:u6|lpm_rom:lpm_rom_component|altrom:srom|q[9]                            ; dataout          ;
; |SIN|DATA[0]~reg0                                                                     ; |SIN|DATA[0]~reg0                                                                     ; data_out0        ;
; |SIN|DATA[1]~reg0                                                                     ; |SIN|DATA[1]~reg0                                                                     ; data_out0        ;
; |SIN|DATA[3]~reg0                                                                     ; |SIN|DATA[3]~reg0                                                                     ; data_out0        ;
; |SIN|DATA[4]~reg0                                                                     ; |SIN|DATA[4]~reg0                                                                     ; data_out0        ;
; |SIN|DATA[6]~reg0                                                                     ; |SIN|DATA[6]~reg0                                                                     ; data_out0        ;
; |SIN|DATA[7]~reg0                                                                     ; |SIN|DATA[7]~reg0                                                                     ; data_out0        ;
; |SIN|CLK_6M                                                                           ; |SIN|CLK_6M                                                                           ; data_out0        ;
; |SIN|REG10B:u5|DOUT[0]                                                                ; |SIN|REG10B:u5|DOUT[0]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[1]                                                                ; |SIN|REG10B:u5|DOUT[1]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[2]                                                                ; |SIN|REG10B:u5|DOUT[2]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[3]                                                                ; |SIN|REG10B:u5|DOUT[3]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[4]                                                                ; |SIN|REG10B:u5|DOUT[4]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[5]                                                                ; |SIN|REG10B:u5|DOUT[5]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[6]                                                                ; |SIN|REG10B:u5|DOUT[6]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[7]                                                                ; |SIN|REG10B:u5|DOUT[7]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[8]                                                                ; |SIN|REG10B:u5|DOUT[8]                                                                ; data_out0        ;
; |SIN|REG10B:u5|DOUT[9]                                                                ; |SIN|REG10B:u5|DOUT[9]                                                                ; data_out0        ;
; |SIN|REG24B:u2|DOUT[14]                                                               ; |SIN|REG24B:u2|DOUT[14]                                                               ; data_out0        ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -