📄 main.fit.rpt
字号:
; 23 ; 2 / 24 ( 8 % ) ;
; 24 ; 2 / 24 ( 8 % ) ;
; Total ; 23 / 576 ( 3 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+--------------------+
; Resource ; Usage ;
+--------------------------------+--------------------+
; Registers ; 79 / 576 ( 13 % ) ;
; Total LABs ; 0 / 72 ( 0 % ) ;
; Logic elements in carry chains ; 117 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 60 / 66 ( 90 % ) ;
; -- Clock pins ; 4 ;
; -- Dedicated input pins ; 7 / 4 ( 175 % ) ;
; Global signals ; 2 ;
; EABs ; 0 / 3 ( 0 % ) ;
; Total memory bits ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits ; 0 / 12,288 ( 0 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Maximum fan-out node ; Reset ;
; Maximum fan-out ; 36 ;
; Total fan-out ; 716 ;
; Average fan-out ; 2.63 ;
+--------------------------------+--------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------------+
; |main ; 212 (2) ; 79 ; 0 ; 60 ; 133 (2) ; 1 (0) ; 78 (0) ; 117 (0) ; |main ;
; |counter_16_bits:inst1| ; 21 (5) ; 16 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 16 (0) ; 16 (0) ; |main|counter_16_bits:inst1 ;
; |lpm_counter:counter_out_rtl_2| ; 16 (0) ; 16 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 16 (0) ; 16 (0) ; |main|counter_16_bits:inst1|lpm_counter:counter_out_rtl_2 ;
; |alt_counter_f10ke:wysi_counter| ; 16 (16) ; 16 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 16 (16) ; 16 (16) ; |main|counter_16_bits:inst1|lpm_counter:counter_out_rtl_2|alt_counter_f10ke:wysi_counter ;
; |fdiv:inst| ; 30 (7) ; 23 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 23 (0) ; 23 (0) ; |main|fdiv:inst ;
; |lpm_counter:CNT_rtl_1| ; 23 (0) ; 23 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 23 (0) ; 23 (0) ; |main|fdiv:inst|lpm_counter:CNT_rtl_1 ;
; |alt_counter_f10ke:wysi_counter| ; 23 (23) ; 23 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 23 (23) ; 23 (23) ; |main|fdiv:inst|lpm_counter:CNT_rtl_1|alt_counter_f10ke:wysi_counter ;
; |pulse_sum:inst4| ; 42 (42) ; 0 ; 0 ; 0 ; 42 (42) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|pulse_sum:inst4 ;
; |second_pulse_latch:inst3| ; 45 (15) ; 15 ; 0 ; 0 ; 30 (0) ; 0 (0) ; 15 (15) ; 30 (0) ; |main|second_pulse_latch:inst3 ;
; |lpm_add_sub:add_rtl_4| ; 15 (0) ; 0 ; 0 ; 0 ; 15 (0) ; 0 (0) ; 0 (0) ; 15 (0) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_4 ;
; |addcore:adder| ; 15 (1) ; 0 ; 0 ; 0 ; 15 (1) ; 0 (0) ; 0 (0) ; 15 (1) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_4|addcore:adder ;
; |a_csnbuffer:result_node| ; 14 (14) ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 14 (14) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_4|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:add_rtl_5| ; 15 (0) ; 0 ; 0 ; 0 ; 15 (0) ; 0 (0) ; 0 (0) ; 15 (0) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_5 ;
; |addcore:adder| ; 15 (1) ; 0 ; 0 ; 0 ; 15 (1) ; 0 (0) ; 0 (0) ; 15 (1) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_5|addcore:adder ;
; |a_csnbuffer:result_node| ; 14 (14) ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 14 (14) ; |main|second_pulse_latch:inst3|lpm_add_sub:add_rtl_5|addcore:adder|a_csnbuffer:result_node ;
; |sum_control:inst5| ; 72 (24) ; 25 ; 0 ; 0 ; 47 (23) ; 1 (1) ; 24 (0) ; 48 (0) ; |main|sum_control:inst5 ;
; |lpm_add_sub:add_rtl_3| ; 24 (0) ; 0 ; 0 ; 0 ; 24 (0) ; 0 (0) ; 0 (0) ; 24 (0) ; |main|sum_control:inst5|lpm_add_sub:add_rtl_3 ;
; |addcore:adder| ; 24 (1) ; 0 ; 0 ; 0 ; 24 (1) ; 0 (0) ; 0 (0) ; 24 (1) ; |main|sum_control:inst5|lpm_add_sub:add_rtl_3|addcore:adder ;
; |a_csnbuffer:result_node| ; 23 (23) ; 0 ; 0 ; 0 ; 23 (23) ; 0 (0) ; 0 (0) ; 23 (23) ; |main|sum_control:inst5|lpm_add_sub:add_rtl_3|addcore:adder|a_csnbuffer:result_node ;
; |lpm_counter:step_counter_rtl_0| ; 24 (0) ; 24 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 24 (0) ; 24 (0) ; |main|sum_control:inst5|lpm_counter:step_counter_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 24 (24) ; 24 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 24 (24) ; 24 (24) ; |main|sum_control:inst5|lpm_counter:step_counter_rtl_0|alt_counter_f10ke:wysi_counter ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------------+
+--------------------------------------------+
; Delay Chain Summary ;
+-------------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+-------------------+----------+-------------+
; Initial_Speed[15] ; Input ; OFF ;
; Initial_Speed[14] ; Input ; OFF ;
; Initial_Speed[13] ; Input ; OFF ;
; Initial_Speed[12] ; Input ; OFF ;
; Initial_Speed[11] ; Input ; OFF ;
; Initial_Speed[10] ; Input ; OFF ;
; Initial_Speed[9] ; Input ; OFF ;
; Initial_Speed[8] ; Input ; OFF ;
; Initial_Speed[7] ; Input ; OFF ;
; Initial_Speed[6] ; Input ; OFF ;
; Initial_Speed[5] ; Input ; OFF ;
; Initial_Speed[4] ; Input ; OFF ;
; Initial_Speed[3] ; Input ; OFF ;
; Initial_Speed[2] ; Input ; OFF ;
; Initial_Speed[1] ; Input ; OFF ;
; Initial_Speed[0] ; Input ; OFF ;
; Acceleration[15] ; Input ; OFF ;
; Reset ; Input ; OFF ;
; Clock_8MHz ; Input ; OFF ;
; Acceleration[16] ; Input ; OFF ;
; Acceleration[6] ; Input ; OFF ;
; Acceleration[5] ; Input ; ON ;
; Acceleration[4] ; Input ; ON ;
; Acceleration[3] ; Input ; ON ;
; Acceleration[2] ; Input ; ON ;
; Acceleration[1] ; Input ; ON ;
; Acceleration[0] ; Input ; ON ;
; Acceleration[14] ; Input ; ON ;
; Step_Sum[23] ; Input ; ON ;
; Acceleration[10] ; Input ; ON ;
; Acceleration[9] ; Input ; ON ;
; Acceleration[8] ; Input ; ON ;
; Acceleration[7] ; Input ; ON ;
; Acceleration[13] ; Input ; ON ;
; Acceleration[12] ; Input ; ON ;
; Acceleration[11] ; Input ; ON ;
; Step_Sum[17] ; Input ; ON ;
; Step_Sum[7] ; Input ; ON ;
; Step_Sum[22] ; Input ; ON ;
; Step_Sum[10] ; Input ; ON ;
; Step_Sum[4] ; Input ; ON ;
; Step_Sum[15] ; Input ; ON ;
; Step_Sum[2] ; Input ; ON ;
; Step_Sum[0] ; Input ; ON ;
; Step_Sum[20] ; Input ; ON ;
; Step_Sum[18] ; Input ; ON ;
; Step_Sum[13] ; Input ; ON ;
; Step_Sum[21] ; Input ; ON ;
; Step_Sum[3] ; Input ; ON ;
; Step_Sum[5] ; Input ; ON ;
; Step_Sum[19] ; Input ; ON ;
; Step_Sum[9] ; Input ; ON ;
; Step_Sum[12] ; Input ; ON ;
; Step_Sum[8] ; Input ; ON ;
; Step_Sum[16] ; Input ; ON ;
; Step_Sum[14] ; Input ; ON ;
; Step_Sum[6] ; Input ; ON ;
; Step_Sum[11] ; Input ; ON ;
; Step_Sum[1] ; Input ; ON ;
; Pulse_Wave ; Output ; OFF ;
+-------------------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/戴仙金/资料/Verilog书/源代码/step_motor/main/main.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Wed Aug 02 16:41:22 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off main -c main
Info: Automatically selected device EP1K10TC100-1 for design main
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Aug 02 2006 at 16:41:26
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 6 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Wed Aug 02 16:41:37 2006
Info: Elapsed time: 00:00:15
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -