pulse_sum.fit.rpt
来自「步进电机位置控制系统的FPGA设计与实现。」· RPT 代码 · 共 441 行 · 第 1/3 页
RPT
441 行
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 0 pF ; Not Available ;
+--------------+-------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |pulse_sum ; 17 ; 39 ; |pulse_sum ;
+----------------------------+------------+------+---------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------+---------+
; Name ; Fan-Out ;
+-----------------------+---------+
; Reset ; 17 ;
; Clock_65536Hz ; 16 ;
; pulse_1[0]~510 ; 2 ;
; pulse_1[1]~506 ; 2 ;
; pulse_1[2]~502 ; 2 ;
; pulse_1[3]~498 ; 2 ;
; pulse_1[4]~494 ; 2 ;
; pulse_1[5]~490 ; 2 ;
; pulse_1[6]~486 ; 2 ;
; pulse_1[7]~482 ; 2 ;
; pulse_1[8]~478 ; 2 ;
; pulse_1[9]~474 ; 2 ;
; pulse_1[10]~470 ; 2 ;
; pulse_1[11]~466 ; 2 ;
; pulse_1[12]~462 ; 2 ;
; pulse_1[13]~458 ; 2 ;
; pulse_1[14]~454 ; 2 ;
; pulse_1[15]~450 ; 2 ;
; second_pulse_data[0] ; 1 ;
; second_pulse_data[1] ; 1 ;
; second_pulse_data[2] ; 1 ;
; second_pulse_data[3] ; 1 ;
; second_pulse_data[4] ; 1 ;
; second_pulse_data[5] ; 1 ;
; second_pulse_data[6] ; 1 ;
; second_pulse_data[7] ; 1 ;
; second_pulse_data[8] ; 1 ;
; second_pulse_data[9] ; 1 ;
; second_pulse_data[10] ; 1 ;
; second_pulse_data[11] ; 1 ;
; second_pulse_data[12] ; 1 ;
; second_pulse_data[13] ; 1 ;
; second_pulse_data[14] ; 1 ;
; second_pulse_data[15] ; 1 ;
; pulse_16_data[0] ; 1 ;
; pulse_16_data[1] ; 1 ;
; pulse_16_data[2] ; 1 ;
; pulse_16_data[3] ; 1 ;
; pulse_16_data[4] ; 1 ;
; pulse_16_data[5] ; 1 ;
; pulse_16_data[6] ; 1 ;
; pulse_16_data[7] ; 1 ;
; pulse_16_data[8] ; 1 ;
; pulse_16_data[9] ; 1 ;
; pulse_16_data[10] ; 1 ;
; pulse_16_data[11] ; 1 ;
; pulse_16_data[12] ; 1 ;
; pulse_16_data[13] ; 1 ;
; pulse_16_data[14] ; 1 ;
; pulse_16_data[15] ; 1 ;
+-----------------------+---------+
+------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 69 / 144 ( 47 % ) ;
+----------------------------+-------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 4.25) ; Number of LABs (Total = 3) ;
+----------------------------------------+-----------------------------+
; 0 ; 1 ;
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 1 ;
; 8 ; 0 ;
; 9 ; 1 ;
+----------------------------------------+-----------------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+
; A ; LC1 ; Reset, pulse_1[0]~510, Clock_65536Hz, pulse_16_data[0], second_pulse_data[0] ; pulse_1[0]~510, pulse_out~25 ;
; A ; LC2 ; Reset, pulse_1[1]~506, Clock_65536Hz, pulse_16_data[1], second_pulse_data[1] ; pulse_1[1]~506, pulse_out~25 ;
; A ; LC3 ; Reset, pulse_1[2]~502, Clock_65536Hz, pulse_16_data[2], second_pulse_data[2] ; pulse_1[2]~502, pulse_out~25 ;
; A ; LC4 ; Reset, pulse_1[3]~498, Clock_65536Hz, pulse_16_data[3], second_pulse_data[3] ; pulse_1[3]~498, pulse_out~25 ;
; A ; LC8 ; Reset, pulse_1[4]~494, Clock_65536Hz, pulse_16_data[4], second_pulse_data[4] ; pulse_1[4]~494, pulse_out~25 ;
; A ; LC9 ; Reset, pulse_1[5]~490, Clock_65536Hz, pulse_16_data[5], second_pulse_data[5] ; pulse_1[5]~490, pulse_out~25 ;
; A ; LC10 ; Reset, pulse_1[6]~486, Clock_65536Hz, pulse_16_data[6], second_pulse_data[6] ; pulse_1[6]~486, pulse_out~25 ;
; A ; LC12 ; Reset, pulse_1[8]~478, Clock_65536Hz, pulse_16_data[8], second_pulse_data[8] ; pulse_1[8]~478, pulse_out~25 ;
; A ; LC11 ; Reset, pulse_1[7]~482, Clock_65536Hz, pulse_16_data[7], second_pulse_data[7] ; pulse_1[7]~482, pulse_out~25 ;
; B ; LC19 ; Reset, pulse_1[9]~474, Clock_65536Hz, pulse_16_data[9], second_pulse_data[9] ; pulse_1[9]~474, pulse_out~25 ;
; B ; LC29 ; Reset, pulse_1[10]~470, Clock_65536Hz, pulse_16_data[10], second_pulse_data[10] ; pulse_1[10]~470, pulse_out~25 ;
; B ; LC28 ; Reset, pulse_1[11]~466, Clock_65536Hz, pulse_16_data[11], second_pulse_data[11] ; pulse_1[11]~466, pulse_out~25 ;
; B ; LC26 ; Reset, pulse_1[12]~462, Clock_65536Hz, pulse_16_data[12], second_pulse_data[12] ; pulse_1[12]~462, pulse_out~25 ;
; B ; LC25 ; Reset, pulse_1[13]~458, Clock_65536Hz, pulse_16_data[13], second_pulse_data[13] ; pulse_1[13]~458, pulse_out~25 ;
; B ; LC18 ; Reset, pulse_1[14]~454, Clock_65536Hz, pulse_16_data[14], second_pulse_data[14] ; pulse_1[14]~454, pulse_out~25 ;
; B ; LC17 ; Reset, pulse_1[15]~450, Clock_65536Hz, pulse_16_data[15], second_pulse_data[15] ; pulse_1[15]~450, pulse_out~25 ;
; C ; LC33 ; pulse_1[15]~450, pulse_1[14]~454, pulse_1[13]~458, pulse_1[12]~462, pulse_1[11]~466, pulse_1[10]~470, pulse_1[9]~474, pulse_1[8]~478, pulse_1[7]~482, pulse_1[6]~486, pulse_1[5]~490, pulse_1[4]~494, pulse_1[3]~498, pulse_1[2]~502, pulse_1[1]~506, pulse_1[0]~510, Reset ; pulse_out ;
+-----+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Thu Jul 20 19:51:39 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off pulse_sum -c pulse_sum
Info: Automatically selected device EPM7064STC100-5 for design pulse_sum
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Jul 20 19:51:41 2006
Info: Elapsed time: 00:00:03
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?