📄 trafficlight.fit.rpt
字号:
+-------------+----------+---------------+---------------+-----------------------+-----+
+-------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout ;
+-------------------------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+-------------------------------------+-------------------+---------+
; Reset ; ; ;
; - control:inst14|Red1~14 ; 0 ; ON ;
; - control:inst14|Yellow1~11 ; 0 ; ON ;
; - control:inst14|Yellow1~12 ; 0 ; ON ;
; - control:inst14|Yellow2~10 ; 0 ; ON ;
; - control:inst14|Green1~1 ; 0 ; ON ;
; - control:inst14|Green2~10 ; 0 ; ON ;
; - counter05:inst1|C_out ; 0 ; ON ;
; - counter55:inst2|CData0[0]~64 ; 0 ; ON ;
; - counter05:inst1|CData0[0]~16 ; 0 ; ON ;
; - counter55:inst2|CData0[0]~21 ; 0 ; ON ;
; - counter55:inst2|CData1[0]~45 ; 0 ; ON ;
; SW ; ; ;
; - control:inst14|Red1~14 ; 1 ; ON ;
; - control:inst14|Yellow1~11 ; 1 ; ON ;
; - control:inst14|Yellow1~12 ; 1 ; ON ;
; - control:inst14|Yellow2~10 ; 1 ; ON ;
; - control:inst14|Green1~1 ; 1 ; ON ;
; - control:inst14|Green2~10 ; 1 ; ON ;
; CLK ; ; ;
+-------------------------------------+-------------------+---------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; CLK ; PIN_10 ; 33 ; Clock ; yes ; Global clock ; GCLK2 ;
; counter05:inst1|CData0[0]~16 ; LC_X20_Y8_N0 ; 4 ; Sync. clear ; no ; -- ; -- ;
; counter55:inst2|CData0[0]~21 ; LC_X19_Y8_N4 ; 8 ; Clock enable, Sync. clear ; no ; -- ; -- ;
; counter55:inst2|CData1[0]~45 ; LC_X19_Y8_N1 ; 4 ; Sync. clear ; no ; -- ; -- ;
; fdiv1hz:inst11|LessThan~256 ; LC_X10_Y6_N6 ; 32 ; Sync. clear ; no ; -- ; -- ;
; fdiv1hz:inst11|clk_out ; LC_X10_Y6_N6 ; 14 ; Clock ; yes ; Global clock ; GCLK1 ;
; fdiv1khz:inst12|LessThan~256 ; LC_X7_Y10_N6 ; 32 ; Sync. clear ; no ; -- ; -- ;
; fdiv1khz:inst12|clk_out ; LC_X7_Y10_N6 ; 34 ; Clock ; yes ; Global clock ; GCLK3 ;
; scan:inst|EN_in ; LC_X19_Y6_N9 ; 2 ; Clock ; yes ; Global clock ; GCLK7 ;
; scan:inst|sdata[0] ; LC_X19_Y6_N3 ; 19 ; Clock enable ; no ; -- ; -- ;
+------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
+--------------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-------------------------+--------------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------------+--------------+---------+----------------------+------------------+
; CLK ; PIN_10 ; 33 ; Global clock ; GCLK2 ;
; fdiv1hz:inst11|clk_out ; LC_X10_Y6_N6 ; 14 ; Global clock ; GCLK1 ;
; fdiv1khz:inst12|clk_out ; LC_X7_Y10_N6 ; 34 ; Global clock ; GCLK3 ;
; scan:inst|EN_in ; LC_X19_Y6_N9 ; 2 ; Global clock ; GCLK7 ;
+-------------------------+--------------+---------+----------------------+------------------+
+----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+------------------------------------------------------------------------------------+---------+
; fdiv1hz:inst11|LessThan~256 ; 32 ;
; fdiv1khz:inst12|LessThan~256 ; 32 ;
; scan:inst|sdata[0] ; 19 ;
; dispselect:inst9|D_OUT[0] ; 12 ;
; Reset ; 11 ;
; counter55:inst2|CData0[0]~21 ; 8 ;
; counter55:inst2|lpm_counter:CData0_rtl_0|cntr_0b7:auto_generated|safe_q[1] ; 8 ;
; dispmux:inst8|D_OUT[3]~730 ; 7 ;
; dispmux:inst8|D_OUT[2]~746 ; 7 ;
; dispmux:inst8|D_OUT[1]~23 ; 7 ;
; dispmux:inst8|D_OUT[0]~740 ; 7 ;
; scan:inst|sdata[1] ; 7 ;
; SW ; 6 ;
; counter05:inst1|lpm_counter:CData0_rtl_1|cntr_0b7:auto_generated|safe_q[1] ; 6 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella25~COUT ; 5 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella20~COUT ; 5 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella15~COUT ; 5 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella10~COUT ; 5 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella0~COUT ; 5 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|counter_cella5~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella25~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella20~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella15~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella5~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella0~COUT ; 5 ;
; fdiv1khz:inst12|lpm_counter:cnt_rtl_3|cntr_hc7:auto_generated|counter_cella10~COUT ; 5 ;
; counter05:inst1|lpm_counter:CData0_rtl_1|cntr_0b7:auto_generated|safe_q[2] ; 5 ;
; counter55:inst2|CData1[0]~45 ; 4 ;
; counter05:inst1|CData0[0]~16 ; 4 ;
; counter55:inst2|lpm_counter:CData1_rtl_2|cntr_cv7:auto_generated|safe_q[2] ; 4 ;
; counter55:inst2|lpm_counter:CData0_rtl_0|cntr_0b7:auto_generated|safe_q[2] ; 4 ;
; counter55:inst2|lpm_counter:CData1_rtl_2|cntr_cv7:auto_generated|safe_q[0] ; 4 ;
; counter55:inst2|lpm_counter:CData0_rtl_0|cntr_0b7:auto_generated|safe_q[3] ; 4 ;
; counter55:inst2|lpm_counter:CData1_rtl_2|cntr_cv7:auto_generated|safe_q[1] ; 4 ;
; counter55:inst2|lpm_counter:CData1_rtl_2|cntr_cv7:auto_generated|safe_q[3] ; 4 ;
; counter05:inst1|lpm_counter:CData0_rtl_1|cntr_0b7:auto_generated|safe_q[3] ; 4 ;
; counter55:inst2|lpm_counter:CData0_rtl_0|cntr_0b7:auto_generated|safe_q[0] ; 4 ;
; counter55:inst2|reduce_or~31 ; 3 ;
; dispmux:inst8|D_OUT[3]~742 ; 3 ;
; counter55:inst2|add~159 ; 3 ;
; counter55:inst2|add~160 ; 3 ;
; counter55:inst2|add~163 ; 3 ;
; counter55:inst2|add~161COUT ; 3 ;
; counter05:inst1|lpm_counter:CData0_rtl_1|cntr_0b7:auto_generated|safe_q[0] ; 3 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[29] ; 2 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[28] ; 2 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[30] ; 2 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[27] ; 2 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[26] ; 2 ;
; fdiv1hz:inst11|lpm_counter:cnt_rtl_4|cntr_hc7:auto_generated|safe_q[25] ; 2 ;
+------------------------------------------------------------------------------------+---------+
+----------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------------+
; C4s ; 88 / 8,840 ( < 1 % ) ;
; Direct links ; 45 / 11,506 ( < 1 % ) ;
; Global clocks ; 4 / 8 ( 50 % ) ;
; LAB clocks ; 13 / 156 ( 8 % ) ;
; LUT chains ; 6 / 2,619 ( < 1 % ) ;
; Local interconnects ; 146 / 11,506 ( 1 % ) ;
; M4K buffers ; 0 / 468 ( 0 % ) ;
; R4s ; 21 / 7,520 ( < 1 % ) ;
+----------------------------+-----------------------+
+---------------------------------------------------------------------------+
; LAB Logic Elements ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -