main.map.rpt

来自「频率计」· RPT 代码 · 共 682 行 · 第 1/4 页

;    |counter:inst|              ; 27         ; 0    ; |main|counter:inst                      ; work         ;
;       |lpm_counter:Q0_rtl_1|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q0_rtl_1 ; work         ;
;       |lpm_counter:Q1_rtl_2|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q1_rtl_2 ; work         ;
;       |lpm_counter:Q2_rtl_3|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q2_rtl_3 ; work         ;
;       |lpm_counter:Q3_rtl_4|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q3_rtl_4 ; work         ;
;       |lpm_counter:Q4_rtl_5|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q4_rtl_5 ; work         ;
;       |lpm_counter:Q5_rtl_0|   ; 4          ; 0    ; |main|counter:inst|lpm_counter:Q5_rtl_0 ; work         ;
;    |data_mux:inst8|            ; 8          ; 0    ; |main|data_mux:inst8                    ; work         ;
;    |dispdecoder:inst5|         ; 24         ; 0    ; |main|dispdecoder:inst5                 ; work         ;
;    |dispselect:inst7|          ; 9          ; 0    ; |main|dispselect:inst7                  ; work         ;
;    |fdiv:inst1|                ; 152        ; 0    ; |main|fdiv:inst1                        ; work         ;
;       |lpm_counter:cnt1_rtl_6| ; 34         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt1_rtl_6 ; work         ;
;       |lpm_counter:cnt2_rtl_7| ; 35         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt2_rtl_7 ; work         ;
;       |lpm_counter:cnt3_rtl_9| ; 35         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt3_rtl_9 ; work         ;
;       |lpm_counter:cnt4_rtl_8| ; 35         ; 0    ; |main|fdiv:inst1|lpm_counter:cnt4_rtl_8 ; work         ;
;    |flip_latch:inst2|          ; 24         ; 0    ; |main|flip_latch:inst2                  ; work         ;
;    |gate_control:inst3|        ; 7          ; 0    ; |main|gate_control:inst3                ; work         ;
+--------------------------------+------------+------+-----------------------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                         ;
+-----------------------------------------------------+------------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal          ; Free of Timing Hazards ;
+-----------------------------------------------------+------------------------------+------------------------+
; gate_control:inst3|dp_s1hz                          ; GND                          ; yes                    ;
; gate_control:inst3|dp_s100hz                        ; GND                          ; yes                    ;
; gate_control:inst3|dp_s10hz                         ; GND                          ; yes                    ;
; dispdecoder:inst5|data_out[6]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[5]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[4]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[3]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[2]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[1]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; dispdecoder:inst5|data_out[0]                       ; dispdecoder:inst5|Mux0       ; yes                    ;
; gate_control:inst3|fref                             ; gate_control:inst3|dp_s1hz~1 ; yes                    ;
; Number of user-specified and inferred latches = 11  ;                              ;                        ;
+-----------------------------------------------------+------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q5_rtl_0 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q0_rtl_1 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q1_rtl_2 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q2_rtl_3 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q3_rtl_4 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for counter:inst|lpm_counter:Q4_rtl_5 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for fdiv:inst1|lpm_counter:cnt1_rtl_6 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for fdiv:inst1|lpm_counter:cnt2_rtl_7 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for fdiv:inst1|lpm_counter:cnt4_rtl_8 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+----------------------------------------------------------+
; Source assignments for fdiv:inst1|lpm_counter:cnt3_rtl_9 ;
+---------------------------+-------+------+---------------+
; Assignment                ; Value ; From ; To            ;
+---------------------------+-------+------+---------------+
; SUPPRESS_DA_RULE_INTERNAL ; a101  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s102  ; -    ; -             ;
; SUPPRESS_DA_RULE_INTERNAL ; s103  ; -    ; -             ;
+---------------------------+-------+------+---------------+


+------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: counter:inst|lpm_counter:Q5_rtl_0 ;
+------------------------+-------------------+---------------------------------------+
; Parameter Name         ; Value             ; Type                                  ;
+------------------------+-------------------+---------------------------------------+
; AUTO_CARRY_CHAINS      ; ON                ; AUTO_CARRY                            ;
; IGNORE_CARRY_BUFFERS   ; OFF               ; IGNORE_CARRY                          ;
; AUTO_CASCADE_CHAINS    ; ON                ; AUTO_CASCADE                          ;
; IGNORE_CASCADE_BUFFERS ; OFF               ; IGNORE_CASCADE                        ;
; LPM_WIDTH              ; 4                 ; Untyped                               ;
; LPM_DIRECTION          ; UP                ; Untyped                               ;
; LPM_MODULUS            ; 0                 ; Untyped                               ;
; LPM_AVALUE             ; UNUSED            ; Untyped                               ;
; LPM_SVALUE             ; UNUSED            ; Untyped                               ;
; LPM_PORT_UPDOWN        ; PORT_CONNECTIVITY ; Untyped                               ;
; DEVICE_FAMILY          ; MAX7000S          ; Untyped                               ;
; CARRY_CHAIN            ; MANUAL            ; Untyped                               ;
; CARRY_CHAIN_LENGTH     ; 48                ; CARRY_CHAIN_LENGTH                    ;
; NOT_GATE_PUSH_BACK     ; ON                ; NOT_GATE_PUSH_BACK                    ;
; CARRY_CNT_EN           ; SMART             ; Untyped                               ;