📄 mb90460.asm
字号:
/* FFMC-16 IO-MAP HEADER FILE */
/* ========================== */
/* CREATED BY IO-WIZARD V2.8 */
/* DATE: 23/07/02 TIME: 2:05:26 PM */
/* */
/* *********************************************************** */
/* FUJITSU MIKROELEKTRONIK GMBH */
/* Am Siebenstein 6-10, 63303 Dreieich */
/* Tel.:++49/6103/690-0,Fax - 122 */
/* */
/* The following software is for demonstration purposes only. */
/* It is not fully tested, nor validated in order to fullfill */
/* its task under all circumstances. Therefore, this software */
/* or any part of it must only be used in an evaluation */
/* laboratory environment. */
/* This software is subject to the rules of our standard */
/* DISCLAIMER, that is delivered with our SW-tools (on the CD */
/* "Micros Documentation & Software V3.0 (or higher)" */
/* see "\START.HTM" or see our Internet Page - */
/* http://www.fujitsu-ede.com/products/micro/disclaimer.html */
/* *********************************************************** */
/* History: */
/* Date Version Author Description */
/* 26-09-00 1.0 MST file created */
/* 06-10-00 1.1 MST Register bit name corrected */
/* 01.11.00 1.2 NMP ADC Structure realigned */
/* 08.11.00 1.3 NMP Rebuild to remove comments */
/* 20.04.01 1.4 MST Security section added */
/* 25.09.01 1.5 MST Bit name of DIVx register DIVx changed to Dx */
/* Bit name of CDCRx register DIVx changed to DVx */
/* PPG register: Byte access of PDCRx, PCSRx, PDUTx removed */
/* 23.07.02 1.6 HWE new adc_01.h, icr.h (RMW-Problem) */
.PROGRAM MB90460
.TITLE MB90460
;------------------------
; IO-AREA DEFINITIONS :
;------------------------
.section IOBASE, IO, locate=0x0000 ; /* PORT DATA */
.GLOBAL __pdr0, __pdr1, __pdr2, __pdr3, __pdr4, __pdr5
.GLOBAL __pdr6, __pwcsl0, __pwcsh0, __pwc0, __div0, __ddr0
.GLOBAL __ddr1, __ddr2, __ddr3, __ddr4, __ddr5, __ddr6
.GLOBAL __ader, __cdcr0, __cdcr1, __rdr0, __rdr1, __smr0
.GLOBAL __scr0, __sidr0, __sodr0, __ssr0, __smr1, __scr1
.GLOBAL __sidr1, __sodr1, __ssr1, __pwcsl1, __pwcsh1, __pwc1
.GLOBAL __div1, __enir, __eirr, __elvr, __adcs, __adcs0
.GLOBAL __adcs1, __adcr, __adcr0, __adcr1, __pdcr0, __pcsr0
.GLOBAL __pdut0, __pcnt0, __pcntl0, __pcnth0, __pdcr1, __pcsr1
.GLOBAL __pdut1, __pcnt1, __pcntl1, __pcnth1, __pdcr2, __pcsr2
.GLOBAL __pdut2, __pcnt2, __pcntl2, __pcnth2, __tmrr0, __tmrr1
.GLOBAL __tmrr2, __dtcr0, __dtcr1, __dtcr2, __sigcr, __cpclr
.GLOBAL __tcdt, __tccs, __tccsl, __tccsh, __ipcp0, __ipcp1
.GLOBAL __ipcp2, __ipcp3, __ics01, __icsl01, __icsh01, __ics23
.GLOBAL __ics23l, __ics23h, __romm, __occp0, __occp1, __occp2
.GLOBAL __occp3, __occp4, __occp5, __ocs0, __ocs1, __ocs2
.GLOBAL __ocs3, __ocs4, __ocs5, __tmcr0, __tmcsr0, __tmcr1
.GLOBAL __tmcsr1, __tmr0, __tmr0l, __tmr0h, __tmrlr0, __tmrlr0l
.GLOBAL __tmrlr0h, __tmr1, __tmr1l, __tmr1h, __tmrlr1, __tmrlr1l
.GLOBAL __tmrlr1h, __opcr, __opclr, __opcur, __ipcr, __ipclr
.GLOBAL __ipcur, __tcsr, __nccr, __pacsr, __dirr, __lpmcr
.GLOBAL __ckscr, __wdtc, __tbtc, __fmcs, __icr
__pdr0 .res.b 1 ;000000 /* PORT DATA */
PDR0 .equ 0x0000
__pdr1 .res.b 1 ;000001
PDR1 .equ 0x0001
__pdr2 .res.b 1 ;000002
PDR2 .equ 0x0002
__pdr3 .res.b 1 ;000003
PDR3 .equ 0x0003
__pdr4 .res.b 1 ;000004
PDR4 .equ 0x0004
__pdr5 .res.b 1 ;000005
PDR5 .equ 0x0005
__pdr6 .res.b 1 ;000006
PDR6 .equ 0x0006
.org 0x0008
__pwcsl0 .res.b 1 ;000008 /* PWC0 */
PWCSL0 .equ 0x0008
__pwcsh0 .res.b 1 ;000009
PWCSH0 .equ 0x0009
__pwc0 .res.b 2 ;00000A
PWC0 .equ 0x000A
__div0 .res.b 1 ;00000C
DIV0 .equ 0x000C
.org 0x0010
__ddr0 .res.b 1 ;000010 /* PORT DIR */
DDR0 .equ 0x0010
__ddr1 .res.b 1 ;000011
DDR1 .equ 0x0011
__ddr2 .res.b 1 ;000012
DDR2 .equ 0x0012
__ddr3 .res.b 1 ;000013
DDR3 .equ 0x0013
__ddr4 .res.b 1 ;000014
DDR4 .equ 0x0014
__ddr5 .res.b 1 ;000015
DDR5 .equ 0x0015
__ddr6 .res.b 1 ;000016
DDR6 .equ 0x0016
__ader .res.b 1 ;000017 /* Analog Input Enable Register */
ADER .equ 0x0017
.org 0x0019
__cdcr0 .res.b 1 ;000019
CDCR0 .equ 0x0019
.org 0x001B
__cdcr1 .res.b 1 ;00001B
CDCR1 .equ 0x001B
__rdr0 .res.b 1 ;00001C /* Port pull-up resistor setting register */
RDR0 .equ 0x001C
__rdr1 .res.b 1 ;00001D
RDR1 .equ 0x001D
.org 0x0020
__smr0 .res.b 1 ;000020 /* UART0,1 */
SMR0 .equ 0x0020
__scr0 .res.b 1 ;000021
SCR0 .equ 0x0021
__sidr0 .res.b 1 ;000022
SIDR0 .equ 0x0022
.org 0x0022
__sodr0 .res.b 1 ;000022
SODR0 .equ 0x0022
__ssr0 .res.b 1 ;000023
SSR0 .equ 0x0023
__smr1 .res.b 1 ;000024
SMR1 .equ 0x0024
__scr1 .res.b 1 ;000025
SCR1 .equ 0x0025
__sidr1 .res.b 1 ;000026
SIDR1 .equ 0x0026
.org 0x0026
__sodr1 .res.b 1 ;000026
SODR1 .equ 0x0026
__ssr1 .res.b 1 ;000027
SSR1 .equ 0x0027
__pwcsl1 .res.b 1 ;000028 /* PWC1 */
PWCSL1 .equ 0x0028
__pwcsh1 .res.b 1 ;000029
PWCSH1 .equ 0x0029
__pwc1 .res.b 2 ;00002A
PWC1 .equ 0x002A
__div1 .res.b 1 ;00002C
DIV1 .equ 0x002C
.org 0x0030
__enir .res.b 1 ;000030 /* DTP, External Interrupts */
ENIR .equ 0x0030
__eirr .res.b 1 ;000031
EIRR .equ 0x0031
__elvr .res.b 2 ;000032
ELVR .equ 0x0032
__adcs .res.b 2 ;000034 /* AD Converter */
ADCS .equ 0x0034
.org 0x0034
__adcs0 .res.b 1 ;000034
ADCS0 .equ 0x0034
__adcs1 .res.b 1 ;000035
ADCS1 .equ 0x0035
__adcr .res.b 2 ;000036
ADCR .equ 0x0036
.org 0x0036
__adcr0 .res.b 1 ;000036
ADCR0 .equ 0x0036
__adcr1 .res.b 1 ;000037
ADCR1 .equ 0x0037
__pdcr0 .res.b 2 ;000038 /* Puls Pattern Generator Channel 0 */
PDCR0 .equ 0x0038
__pcsr0 .res.b 2 ;00003A
PCSR0 .equ 0x003A
__pdut0 .res.b 2 ;00003C
PDUT0 .equ 0x003C
__pcnt0 .res.b 2 ;00003E
PCNT0 .equ 0x003E
.org 0x003E
__pcntl0 .res.b 1 ;00003E
PCNTL0 .equ 0x003E
__pcnth0 .res.b 1 ;00003F
PCNTH0 .equ 0x003F
__pdcr1 .res.b 2 ;000040 /* Puls Pattern Generator Channel 1 */
PDCR1 .equ 0x0040
__pcsr1 .res.b 2 ;000042
PCSR1 .equ 0x0042
__pdut1 .res.b 2 ;000044
PDUT1 .equ 0x0044
__pcnt1 .res.b 2 ;000046
PCNT1 .equ 0x0046
.org 0x0046
__pcntl1 .res.b 1 ;000046
PCNTL1 .equ 0x0046
__pcnth1 .res.b 1 ;000047
PCNTH1 .equ 0x0047
__pdcr2 .res.b 2 ;000048 /* Puls Pattern Generator Channel 2 */
PDCR2 .equ 0x0048
__pcsr2 .res.b 2 ;00004A
PCSR2 .equ 0x004A
__pdut2 .res.b 2 ;00004C
PDUT2 .equ 0x004C
__pcnt2 .res.b 2 ;00004E
PCNT2 .equ 0x004E
.org 0x004E
__pcntl2 .res.b 1 ;00004E
PCNTL2 .equ 0x004E
__pcnth2 .res.b 1 ;00004F
PCNTH2 .equ 0x004F
__tmrr0 .res.b 2 ;000050 /* Waveform generator */
TMRR0 .equ 0x0050
__tmrr1 .res.b 2 ;000052
TMRR1 .equ 0x0052
__tmrr2 .res.b 2 ;000054
TMRR2 .equ 0x0054
__dtcr0 .res.b 1 ;000056
DTCR0 .equ 0x0056
__dtcr1 .res.b 1 ;000057
DTCR1 .equ 0x0057
__dtcr2 .res.b 1 ;000058
DTCR2 .equ 0x0058
__sigcr .res.b 1 ;000059
SIGCR .equ 0x0059
__cpclr .res.b 2 ;00005A /* 16Bit Free Running Timer */
CPCLR .equ 0x005A
__tcdt .res.b 2 ;00005C
TCDT .equ 0x005C
__tccs .res.b 2 ;00005E
TCCS .equ 0x005E
.org 0x005E
__tccsl .res.b 1 ;00005E
TCCSL .equ 0x005E
__tccsh .res.b 1 ;00005F
TCCSH .equ 0x005F
__ipcp0 .res.b 2 ;000060 /* ICU unit */
IPCP0 .equ 0x0060
__ipcp1 .res.b 2 ;000062
IPCP1 .equ 0x0062
__ipcp2 .res.b 2 ;000064
IPCP2 .equ 0x0064
__ipcp3 .res.b 2 ;000066
IPCP3 .equ 0x0066
__ics01 .res.b 2 ;000068
ICS01 .equ 0x0068
.org 0x0068
__icsl01 .res.b 1 ;000068
ICSL01 .equ 0x0068
__icsh01 .res.b 1 ;000069
ICSH01 .equ 0x0069
__ics23 .res.b 2 ;00006A
ICS23 .equ 0x006A
.org 0x006A
__ics23l .res.b 1 ;00006A
ICS23L .equ 0x006A
__ics23h .res.b 1 ;00006B
ICS23H .equ 0x006B
.org 0x006F
__romm .res.b 1 ;00006F /* ROM mirror function */
ROMM .equ 0x006F
__occp0 .res.b 2 ;000070 /* OCU unit */
OCCP0 .equ 0x0070
__occp1 .res.b 2 ;000072
OCCP1 .equ 0x0072
__occp2 .res.b 2 ;000074
OCCP2 .equ 0x0074
__occp3 .res.b 2 ;000076
OCCP3 .equ 0x0076
__occp4 .res.b 2 ;000078
OCCP4 .equ 0x0078
__occp5 .res.b 2 ;00007A
OCCP5 .equ 0x007A
__ocs0 .res.b 1 ;00007C
OCS0 .equ 0x007C
__ocs1 .res.b 1 ;00007D
OCS1 .equ 0x007D
__ocs2 .res.b 1 ;00007E
OCS2 .equ 0x007E
__ocs3 .res.b 1 ;00007F
OCS3 .equ 0x007F
__ocs4 .res.b 1 ;000080
OCS4 .equ 0x0080
__ocs5 .res.b 1 ;000081
OCS5 .equ 0x0081
__tmcr0 .res.b 2 ;000082 /* 16-Bit Reload Timer */
TMCR0 .equ 0x0082
.org 0x0082
__tmcsr0 .res.b 2 ;000082
TMCSR0 .equ 0x0082
.org 0x0086
__tmcr1 .res.b 2 ;000086
TMCR1 .equ 0x0086
.org 0x0086
__tmcsr1 .res.b 2 ;000086
TMCSR1 .equ 0x0086
.org 0x0084
__tmr0 .res.b 2 ;000084
TMR0 .equ 0x0084
.org 0x0084
__tmr0l .res.b 1 ;000084
TMR0L .equ 0x0084
__tmr0h .res.b 1 ;000085
TMR0H .equ 0x0085
.org 0x0084
__tmrlr0 .res.b 2 ;000084
TMRLR0 .equ 0x0084
.org 0x0084
__tmrlr0l .res.b 1 ;000084
TMRLR0L .equ 0x0084
__tmrlr0h .res.b 1 ;000085
TMRLR0H .equ 0x0085
.org 0x0088
__tmr1 .res.b 2 ;000088
TMR1 .equ 0x0088
.org 0x0088
__tmr1l .res.b 1 ;000088
TMR1L .equ 0x0088
__tmr1h .res.b 1 ;000089
TMR1H .equ 0x0089
.org 0x0088
__tmrlr1 .res.b 2 ;000088
TMRLR1 .equ 0x0088
.org 0x0088
__tmrlr1l .res.b 1 ;000088
TMRLR1L .equ 0x0088
__tmrlr1h .res.b 1 ;000089
TMRLR1H .equ 0x0089
__opcr .res.b 2 ;00008A /* Waveform sequencer */
OPCR .equ 0x008A
.org 0x008A
__opclr .res.b 1 ;00008A
OPCLR .equ 0x008A
__opcur .res.b 1 ;00008B
OPCUR .equ 0x008B
__ipcr .res.b 2 ;00008C
IPCR .equ 0x008C
.org 0x008C
__ipclr .res.b 1 ;00008C
IPCLR .equ 0x008C
__ipcur .res.b 1 ;00008D
IPCUR .equ 0x008D
__tcsr .res.b 1 ;00008E
TCSR .equ 0x008E
__nccr .res.b 1 ;00008F
NCCR .equ 0x008F
.org 0x009E
__pacsr .res.b 1 ;00009E /* rom CORRECTION Function */
PACSR .equ 0x009E
__dirr .res.b 1 ;00009F /* Delayed Interrupt */
DIRR .equ 0x009F
__lpmcr .res.b 1 ;0000A0 /* Low Power Control Registers */
LPMCR .equ 0x00A0
__ckscr .res.b 1 ;0000A1
CKSCR .equ 0x00A1
.org 0x00A8
__wdtc .res.b 1 ;0000A8 /* Watch Dog */
WDTC .equ 0x00A8
__tbtc .res.b 1 ;0000A9 /* Time Base Timer */
TBTC .equ 0x00A9
.org 0x00AE
__fmcs .res.b 1 ;0000AE /* Flash Control Register */
FMCS .equ 0x00AE
.org 0x00B0
__icr .res.b 0x10 ;0000B0 /* Interrupt Control Registers */
ICR .equ 0x00B0
.section IOXTND, DATA, locate=0x1FF0 ; /* ROM CORRECTION */
.GLOBAL __padr0_l, __padr0_m, __padr0_h, __padr1_l, __padr1_m, __padr1_h
.GLOBAL __opdbr0, __opdbr1, __opdbr2, __opdbr3, __opdbr4, __opdbr5
.GLOBAL __opdbr6, __opdbr7, __opdbr8, __opdbr9, __opdbra, __opdbrb
.GLOBAL __opdr, __cpcr, __tmbr, ___endio
__padr0_l .res.b 1 ;001FF0 /* ROM CORRECTION */
PADR0_L .equ 0x1FF0
__padr0_m .res.b 1 ;001FF1
PADR0_M .equ 0x1FF1
__padr0_h .res.b 1 ;001FF2
PADR0_H .equ 0x1FF2
__padr1_l .res.b 1 ;001FF3
PADR1_L .equ 0x1FF3
__padr1_m .res.b 1 ;001FF4
PADR1_M .equ 0x1FF4
__padr1_h .res.b 1 ;001FF5
PADR1_H .equ 0x1FF5
.org 0x3FE0
__opdbr0 .res.b 2 ;003FE0
OPDBR0 .equ 0x3FE0
__opdbr1 .res.b 2 ;003FE2
OPDBR1 .equ 0x3FE2
__opdbr2 .res.b 2 ;003FE4
OPDBR2 .equ 0x3FE4
__opdbr3 .res.b 2 ;003FE6
OPDBR3 .equ 0x3FE6
__opdbr4 .res.b 2 ;003FE8
OPDBR4 .equ 0x3FE8
__opdbr5 .res.b 2 ;003FEA
OPDBR5 .equ 0x3FEA
__opdbr6 .res.b 2 ;003FEC
OPDBR6 .equ 0x3FEC
__opdbr7 .res.b 2 ;003FEE
OPDBR7 .equ 0x3FEE
__opdbr8 .res.b 2 ;003FF0
OPDBR8 .equ 0x3FF0
__opdbr9 .res.b 2 ;003FF2
OPDBR9 .equ 0x3FF2
__opdbra .res.b 2 ;003FF4
OPDBRA .equ 0x3FF4
__opdbrb .res.b 2 ;003FF6
OPDBRB .equ 0x3FF6
__opdr .res.b 2 ;003FF8
OPDR .equ 0x3FF8
__cpcr .res.b 2 ;003FFA
CPCR .equ 0x3FFA
__tmbr .res.b 2 ;003FFC
TMBR .equ 0x3FFC
.org 0x3FFF
___endio .res.b 1 ;003FFF
_ENDIO .equ 0x3FFF
.section SECURITY, CONST, locate=0xFF0000 ; /* Security2 Control Word */
.RES.W 1
.end
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -