mb90470.asm

富士通单片机MB90F387上实现MODBUS

 .org 0x003A
__ppgc0   .res.b 1             ;00003A
PPGC0    .equ 0x003A
__ppgc1   .res.b 1             ;00003B
PPGC1    .equ 0x003B
__ppgc23   .res.b 2             ;00003C
PPGC23    .equ 0x003C
 .org 0x003C
__ppgc2   .res.b 1             ;00003C
PPGC2    .equ 0x003C
__ppgc3   .res.b 1             ;00003D
PPGC3    .equ 0x003D
__ppgc45   .res.b 2             ;00003E
PPGC45    .equ 0x003E
 .org 0x003E
__ppgc4   .res.b 1             ;00003E
PPGC4    .equ 0x003E
__ppgc5   .res.b 1             ;00003F
PPGC5    .equ 0x003F
__ppg01   .res.b 1             ;000040
PPG01    .equ 0x0040
 .org 0x0042
__ppg23   .res.b 1             ;000042
PPG23    .equ 0x0042
 .org 0x0044
__ppg45   .res.b 1             ;000044
PPG45    .equ 0x0044
 .org 0x0046
__adcs   .res.b 2             ;000046  /*  A/D Converter */
ADCS    .equ 0x0046
 .org 0x0046
__adcs1   .res.b 1             ;000046
ADCS1    .equ 0x0046
__adcs2   .res.b 1             ;000047
ADCS2    .equ 0x0047
__adcr   .res.b 2             ;000048
ADCR    .equ 0x0048
 .org 0x0048
__adcr1   .res.b 1             ;000048
ADCR1    .equ 0x0048
__adcr2   .res.b 1             ;000049
ADCR2    .equ 0x0049
__occp0   .res.b 2             ;00004A  /*  Output Compare */
OCCP0    .equ 0x004A
__occp1   .res.b 2             ;00004C
OCCP1    .equ 0x004C
__occp2   .res.b 2             ;00004E
OCCP2    .equ 0x004E
__occp3   .res.b 2             ;000050
OCCP3    .equ 0x0050
__occp4   .res.b 2             ;000052
OCCP4    .equ 0x0052
__occp5   .res.b 2             ;000054
OCCP5    .equ 0x0054
__ocs0   .res.b 1             ;000056
OCS0    .equ 0x0056
__ocs1   .res.b 1             ;000057
OCS1    .equ 0x0057
__ocs2   .res.b 1             ;000058
OCS2    .equ 0x0058
__ocs3   .res.b 1             ;000059
OCS3    .equ 0x0059
__ocs4   .res.b 1             ;00005A
OCS4    .equ 0x005A
__ocs5   .res.b 1             ;00005B
OCS5    .equ 0x005B
__ipcp0   .res.b 2             ;00005C  /*  ICU unit 0/1 */
IPCP0    .equ 0x005C
__ipcp1   .res.b 2             ;00005E
IPCP1    .equ 0x005E
__ics01   .res.b 1             ;000060  /*  Input Capture 0/1 */
ICS01    .equ 0x0060
 .org 0x0062
__tcdt   .res.b 2             ;000062  /*  Free-run Timer */
TCDT    .equ 0x0062
 .org 0x0062
__tcdtl   .res.b 1             ;000062
TCDTL    .equ 0x0062
__tcdth   .res.b 1             ;000063
TCDTH    .equ 0x0063
__tccs   .res.b 2             ;000064
TCCS    .equ 0x0064
__cpclr   .res.b 2             ;000066
CPCLR    .equ 0x0066
 .org 0x0066
__cpclrl   .res.b 1             ;000066
CPCLRL    .equ 0x0066
__cpclrh   .res.b 1             ;000067
CPCLRH    .equ 0x0067
__udcr0   .res.b 1             ;000068  /*  Up/Down counter */
UDCR0    .equ 0x0068
__udcr1   .res.b 1             ;000069
UDCR1    .equ 0x0069
__rcr0   .res.b 1             ;00006A
RCR0    .equ 0x006A
__rcr1   .res.b 1             ;00006B
RCR1    .equ 0x006B
__ccr0   .res.b 2             ;00006C
CCR0    .equ 0x006C
 .org 0x006C
__ccrl0   .res.b 1             ;00006C
CCRL0    .equ 0x006C
__ccrh0   .res.b 1             ;00006D
CCRH0    .equ 0x006D
 .org 0x006F
__romm   .res.b 1             ;00006F  /*  ROM mirror function */
ROMM    .equ 0x006F
__ccr1   .res.b 2             ;000070  /*  Up/Down counter */
CCR1    .equ 0x0070
 .org 0x0070
__ccrl1   .res.b 1             ;000070
CCRL1    .equ 0x0070
__ccrh1   .res.b 1             ;000071
CCRH1    .equ 0x0071
__csr0   .res.b 1             ;000072
CSR0    .equ 0x0072
 .org 0x0074
__csr1   .res.b 1             ;000074
CSR1    .equ 0x0074
 .org 0x0076
__pwcsr0   .res.b 2             ;000076  /*  PWC timer */
PWCSR0    .equ 0x0076
__pwcr0   .res.b 2             ;000078
PWCR0    .equ 0x0078
__pwcsr1   .res.b 2             ;00007A
PWCSR1    .equ 0x007A
__pwcr1   .res.b 2             ;00007C
PWCR1    .equ 0x007C
__pwcsr2   .res.b 2             ;00007E
PWCSR2    .equ 0x007E
__pwcr2   .res.b 2             ;000080
PWCR2    .equ 0x0080
__divr0   .res.b 1             ;000082
DIVR0    .equ 0x0082
 .org 0x0084
__divr1   .res.b 1             ;000084
DIVR1    .equ 0x0084
 .org 0x0086
__divr2   .res.b 1             ;000086
DIVR2    .equ 0x0086
 .org 0x0088
__ibsr   .res.b 1             ;000088  /*  I2C */
IBSR    .equ 0x0088
__ibcr   .res.b 1             ;000089
IBCR    .equ 0x0089
__iccr   .res.b 1             ;00008A
ICCR    .equ 0x008A
__iadr   .res.b 1             ;00008B
IADR    .equ 0x008B
__idar   .res.b 1             ;00008C
IDAR    .equ 0x008C
 .org 0x008E
__pgcsr   .res.b 1             ;00008E
PGCSR    .equ 0x008E
 .org 0x009C
__dsr   .res.b 2             ;00009C  /*  microDMA status register */
DSR    .equ 0x009C
 .org 0x009C
__dsrl   .res.b 1             ;00009C
DSRL    .equ 0x009C
__dsrh   .res.b 1             ;00009D
DSRH    .equ 0x009D
 .org 0x009F
__dirr   .res.b 1             ;00009F  /*  Delayed Interrupt */
DIRR    .equ 0x009F
__lpmcr   .res.b 1             ;0000A0  /*  Low Power Control Registers */
LPMCR    .equ 0x00A0
__ckscr   .res.b 1             ;0000A1
CKSCR    .equ 0x00A1
 .org 0x00A4
__dssr   .res.b 1             ;0000A4  /*  microDMA stop status register */
DSSR    .equ 0x00A4
__arsr   .res.b 1             ;0000A5  /*  Bus Pin Control Circuit */
ARSR    .equ 0x00A5
__hacr   .res.b 1             ;0000A6
HACR    .equ 0x00A6
__ecsr   .res.b 1             ;0000A7
ECSR    .equ 0x00A7
__wdtc   .res.b 1             ;0000A8  /*  Watch Dog */
WDTC    .equ 0x00A8
__tbtc   .res.b 1             ;0000A9  /*  Time Base Timer */
TBTC    .equ 0x00A9
__wtc   .res.b 1             ;0000AA  /*  Clock timer */
WTC    .equ 0x00AA
 .org 0x00AC
__der   .res.b 2             ;0000AC  /*  micro-DMA */
DER    .equ 0x00AC
 .org 0x00AC
__derl   .res.b 1             ;0000AC
DERL    .equ 0x00AC
__derh   .res.b 1             ;0000AD
DERH    .equ 0x00AD
__fmcs   .res.b 1             ;0000AE  /*  Flash Control Register */
FMCS    .equ 0x00AE
 .org 0x00B0
__icr   .res.b 0x10          ;0000B0  /*  Interrupt Control Registers */
ICR    .equ 0x00B0
__cmr0   .res.b 1             ;0000C0  /*  Chip select */
CMR0    .equ 0x00C0
__car0   .res.b 1             ;0000C1
CAR0    .equ 0x00C1
__cmr1   .res.b 1             ;0000C2
CMR1    .equ 0x00C2
__car1   .res.b 1             ;0000C3
CAR1    .equ 0x00C3
__cmr2   .res.b 1             ;0000C4
CMR2    .equ 0x00C4
__car2   .res.b 1             ;0000C5
CAR2    .equ 0x00C5
__cmr3   .res.b 1             ;0000C6
CMR3    .equ 0x00C6
__car3   .res.b 1             ;0000C7
CAR3    .equ 0x00C7
__cscr   .res.b 1             ;0000C8
CSCR    .equ 0x00C8
__calr   .res.b 1             ;0000C9
CALR    .equ 0x00C9
__tmcsr   .res.b 2             ;0000CA  /*  Timer Control status register */
TMCSR    .equ 0x00CA
__tmr   .res.b 2             ;0000CC  /*  Reload Timer 0/1 */
TMR    .equ 0x00CC
 .org 0x00CC
__tmrlr   .res.b 2             ;0000CC
TMRLR    .equ 0x00CC
 .section SECURITY, CONST, locate=0xFC0000  ; /*  Security Control Byte */
 .RES.W 1



 .end