📄 i2c.tan.rpt
字号:
; 14.249 ns ; 125.42 MHz ( period = 7.973 ns ) ; cnt_delay[0] ; cnt_delay[19] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.264 ns ;
; 14.251 ns ; 125.45 MHz ( period = 7.971 ns ) ; cnt_delay[0] ; cnt_delay[4] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.262 ns ;
; 14.252 ns ; 125.47 MHz ( period = 7.970 ns ) ; cnt_delay[12] ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.261 ns ;
; 14.257 ns ; 125.55 MHz ( period = 7.965 ns ) ; inner_state.start ; inner_state.eighth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.256 ns ;
; 14.258 ns ; 125.57 MHz ( period = 7.964 ns ) ; phase3 ; inner_state.start ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.255 ns ;
; 14.259 ns ; 125.58 MHz ( period = 7.963 ns ) ; cnt_delay[7] ; cnt_delay[14] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.254 ns ;
; 14.267 ns ; 125.71 MHz ( period = 7.955 ns ) ; cnt_delay[13] ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.246 ns ;
; 14.284 ns ; 125.98 MHz ( period = 7.938 ns ) ; phase1 ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.229 ns ;
; 14.285 ns ; 125.99 MHz ( period = 7.937 ns ) ; cnt_delay[8] ; cnt_delay[14] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.228 ns ;
; 14.294 ns ; 126.14 MHz ( period = 7.928 ns ) ; inner_state.stop ; inner_state.seventh ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.219 ns ;
; 14.299 ns ; 126.21 MHz ( period = 7.923 ns ) ; cnt_delay[0] ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.214 ns ;
; 14.321 ns ; 126.57 MHz ( period = 7.901 ns ) ; cnt_delay[5] ; cnt_delay[7] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.192 ns ;
; 14.323 ns ; 126.60 MHz ( period = 7.899 ns ) ; cnt_delay[13] ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.190 ns ;
; 14.327 ns ; 126.66 MHz ( period = 7.895 ns ) ; i2c_state.read_data ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.186 ns ;
; 14.328 ns ; 126.68 MHz ( period = 7.894 ns ) ; i2c_state.read_ini ; inner_state.seventh ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.185 ns ;
; 14.331 ns ; 126.73 MHz ( period = 7.891 ns ) ; cnt_delay[2] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.182 ns ;
; 14.337 ns ; 126.82 MHz ( period = 7.885 ns ) ; cnt_delay[0] ; cnt_delay[17] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.176 ns ;
; 14.352 ns ; 127.06 MHz ( period = 7.870 ns ) ; main_state.10 ; inner_state.second ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.161 ns ;
; 14.353 ns ; 127.08 MHz ( period = 7.869 ns ) ; main_state.01 ; inner_state.third ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.160 ns ;
; 14.360 ns ; 127.19 MHz ( period = 7.862 ns ) ; main_state.01 ; i2c_state.sendaddr ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.153 ns ;
; 14.363 ns ; 127.24 MHz ( period = 7.859 ns ) ; cnt_delay[3] ; cnt_delay[16] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.150 ns ;
; 14.367 ns ; 127.31 MHz ( period = 7.855 ns ) ; i2c_state.write_data ; inner_state.sixth ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.146 ns ;
; 14.367 ns ; 127.31 MHz ( period = 7.855 ns ) ; cnt_delay[0] ; cnt_delay[15] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.146 ns ;
; 14.368 ns ; 127.32 MHz ( period = 7.854 ns ) ; cnt_delay[0] ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.145 ns ;
; 14.378 ns ; 127.49 MHz ( period = 7.844 ns ) ; phase3 ; i2c_state.sendaddr ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.135 ns ;
; 14.378 ns ; 127.49 MHz ( period = 7.844 ns ) ; cnt_delay[2] ; cnt_delay[16] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.135 ns ;
; 14.383 ns ; 127.57 MHz ( period = 7.839 ns ) ; inner_state.ack ; main_state.10 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.130 ns ;
; 14.388 ns ; 127.65 MHz ( period = 7.834 ns ) ; i2c_state.read_data ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.125 ns ;
; 14.392 ns ; 127.71 MHz ( period = 7.830 ns ) ; cnt_delay[9] ; cnt_delay[14] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.121 ns ;
; 14.394 ns ; 127.75 MHz ( period = 7.828 ns ) ; cnt_delay[19] ; main_state.01 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.119 ns ;
; 14.411 ns ; 128.02 MHz ( period = 7.811 ns ) ; cnt_delay[0] ; cnt_delay[9] ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.102 ns ;
; 14.422 ns ; 128.21 MHz ( period = 7.800 ns ) ; inner_state.first ; inner_state.first ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.091 ns ;
; 14.430 ns ; 128.34 MHz ( period = 7.792 ns ) ; cnt_delay[8] ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.083 ns ;
; 14.438 ns ; 128.47 MHz ( period = 7.784 ns ) ; inner_state.stop ; main_state.00 ; clk ; clk ; 22.222 ns ; 21.513 ns ; 7.075 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 1.394 ns ; readData_reg[0] ; readData_reg[1] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.239 ns ;
; 1.395 ns ; readData_reg[3] ; readData_reg[4] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.240 ns ;
; 1.398 ns ; readData_reg[2] ; readData_reg[3] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.243 ns ;
; 1.399 ns ; readData_reg[1] ; readData_reg[2] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.244 ns ;
; 1.404 ns ; readData_reg[6] ; readData_reg[7] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.249 ns ;
; 1.640 ns ; cnt_scan[0] ; cnt_scan[0] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.485 ns ;
; 1.649 ns ; phase2 ; phase2 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.494 ns ;
; 1.665 ns ; readData_reg[5] ; readData_reg[6] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.510 ns ;
; 1.668 ns ; en[1]~reg0 ; en[1]~reg0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.513 ns ;
; 1.702 ns ; readData_reg[4] ; readData_reg[5] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.547 ns ;
; 1.703 ns ; phase1 ; phase1 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.548 ns ;
; 1.916 ns ; start_delaycnt ; start_delaycnt ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.761 ns ;
; 1.935 ns ; en[0]~reg0 ; en[0]~reg0 ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.780 ns ;
; 1.945 ns ; i2c_state.sendaddr ; i2c_state.sendaddr ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.790 ns ;
; 2.107 ns ; cnt_scan[6] ; cnt_scan[6] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.952 ns ;
; 2.126 ns ; inner_state.fifth ; inner_state.fifth ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.971 ns ;
; 2.126 ns ; cnt_scan[3] ; cnt_scan[3] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.971 ns ;
; 2.127 ns ; cnt_scan[5] ; cnt_scan[5] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.972 ns ;
; 2.134 ns ; i2c_state.write_data ; i2c_state.write_data ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.979 ns ;
; 2.134 ns ; cnt_scan[7] ; cnt_scan[7] ; clk ; clk ; 0.000 ns ; -0.155 ns ; 1.979 ns ;
; 2.143 ns ; cnt_scan[8] ; cnt_scan[8] ; clk ; clk ; 0.000 ns ; -0.155 ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -