📄 uart_top.fit.rpt
字号:
; 5 ; VCC_IO ; ;
; 6 ; GND* ; ;
; 7 ; bus[4] ; LVTTL ;
; 8 ; finish_F ; LVTTL ;
; 9 ; counter[0] ; LVTTL ;
; 10 ; GND* ; ;
; 11 ; GND* ; ;
; 12 ; GND_IO ; ;
; 13 ; counter[2] ; LVTTL ;
; 14 ; bus[0] ; LVTTL ;
; 15 ; bus[5] ; LVTTL ;
; 16 ; VCC_INT ; ;
; 17 ; GND ; ;
; 18 ; ^MSEL0 ; ;
; 19 ; ^MSEL1 ; ;
; 20 ; GND+ ; ;
; 21 ; VCC_INT ; ;
; 22 ; ^NCONFIG ; ;
; 23 ; GND+ ; ;
; 24 ; sel_baud_rate[0] ; LVTTL ;
; 25 ; sel_baud_rate[1] ; LVTTL ;
; 26 ; date_bus[5] ; LVTTL ;
; 27 ; date_bus[6] ; LVTTL ;
; 28 ; VCC_IO ; ;
; 29 ; serial ; LVTTL ;
; 30 ; bus[1] ; LVTTL ;
; 31 ; bus[6] ; LVTTL ;
; 32 ; bit_counter[3] ; LVTTL ;
; 33 ; bit_counter[0] ; LVTTL ;
; 34 ; GND ; ;
; 35 ; finish_s ; LVTTL ;
; 36 ; VCC_INT ; ;
; 37 ; date_bus[0] ; LVTTL ;
; 38 ; GND* ; ;
; 39 ; date_bus[3] ; LVTTL ;
; 40 ; GND* ; ;
; 41 ; GND* ; ;
; 42 ; GND_IO ; ;
; 43 ; load_bus_reg ; LVTTL ;
; 44 ; GND* ; ;
; 45 ; VCC_IO ; ;
; 46 ; GND* ; ;
; 47 ; date_bus[1] ; LVTTL ;
; 48 ; GND* ; ;
; 49 ; date_bus[7] ; LVTTL ;
; 50 ; GND* ; ;
; 51 ; #TMS ; ;
; 52 ; #TCK ; ;
; 53 ; GND+ ; ;
; 54 ; GND ; ;
; 55 ; VCC_INT ; ;
; 56 ; rest ; LVTTL ;
; 57 ; ^NSTATUS ; ;
; 58 ; ^CONF_DONE ; ;
; 59 ; GND* ; ;
; 60 ; GND* ; ;
; 61 ; VCC_IO ; ;
; 62 ; GND* ; ;
; 63 ; GND* ; ;
; 64 ; GND* ; ;
; 65 ; GND* ; ;
; 66 ; GND* ; ;
; 67 ; GND* ; ;
; 68 ; GND* ; ;
; 69 ; GND* ; ;
; 70 ; GND* ; ;
; 71 ; GND* ; ;
; 72 ; GND_IO ; ;
; 73 ; VCC_INT ; ;
; 74 ; GND ; ;
; 75 ; counter[3] ; LVTTL ;
; 76 ; bit_counter[1] ; LVTTL ;
; 77 ; GND ; ;
; 78 ; bus[3] ; LVTTL ;
; 79 ; sample_clock ; LVTTL ;
; 80 ; bus[2] ; LVTTL ;
; 81 ; GND* ; ;
; 82 ; GND_CKOUT2 ; ;
; 83 ; VCC_CKOUT2 ; ;
; 84 ; sel_baud_rate[2] ; LVTTL ;
; 85 ; VCC_CKLK2 ; ;
; 86 ; VCC_INT ; ;
; 87 ; GND ; ;
; 88 ; GND_CKLK2 ; ;
; 89 ; VCC_IO ; ;
; 90 ; #TDI ; ;
; 91 ; ^nCE ; ;
; 92 ; GND+ ; ;
; 93 ; ^DCLK ; ;
; 94 ; ^DATA0 ; ;
; 95 ; sys_clock ; LVTTL ;
; 96 ; GND+ ; ;
; 97 ; GND* ; ;
; 98 ; error ; LVTTL ;
; 99 ; GND_CKLK4 ; ;
; 100 ; VCC_CKLK4 ; ;
; 101 ; GND* ; ;
; 102 ; clock ; LVTTL ;
; 103 ; GND* ; ;
; 104 ; GND* ; ;
; 105 ; GND* ; ;
; 106 ; GND_IO ; ;
; 107 ; VCC_IO ; ;
; 108 ; VCC_INT ; ;
; 109 ; GND* ; ;
; 110 ; GND* ; ;
; 111 ; GND* ; ;
; 112 ; GND* ; ;
; 113 ; GND* ; ;
; 114 ; GND* ; ;
; 115 ; GND* ; ;
; 116 ; VCC_IO ; ;
; 117 ; GND* ; ;
; 118 ; GND* ; ;
; 119 ; GND* ; ;
; 120 ; GND* ; ;
; 121 ; GND* ; ;
; 122 ; GND* ; ;
; 123 ; #TDO ; ;
; 124 ; GND+ ; ;
; 125 ; VCC_INT ; ;
; 126 ; GND ; ;
; 127 ; GND+ ; ;
; 128 ; ^nCEO ; ;
; 129 ; #TRST ; ;
; 130 ; date_bus[4] ; LVTTL ;
; 131 ; date_bus[2] ; LVTTL ;
; 132 ; GND* ; ;
; 133 ; GND* ; ;
; 134 ; GND_IO ; ;
; 135 ; GND* ; ;
; 136 ; bus[7] ; LVTTL ;
; 137 ; GND* ; ;
; 138 ; GND* ; ;
; 139 ; GND* ; ;
; 140 ; GND* ; ;
; 141 ; GND* ; ;
; 142 ; GND* ; ;
; 143 ; GND* ; ;
; 144 ; VCC_IO ; ;
+-------+------------------+--------------+
+---------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+-----------------------------------------------------------+-----------+---------+--------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+-----------------------------------------------------------+-----------+---------+--------------+--------------+
; uart_receive:uart_receiver_a|bus[0]~15 ; LC9_5_E2 ; 8 ; Clock enable ; Non-global ;
; uart_clk:uart_clk_gen_a|divide_by_256:divide_256|clock~34 ; LC10_1_D1 ; 30 ; Clock ; Internal ;
; uart_clk:uart_clk_gen_a|divide_by_256:divide_256|temp0[2] ; LC5_2_E1 ; 24 ; Clock ; Internal ;
; rest ; 56 ; 42 ; Async. clear ; Pin ;
; uart_clk:uart_clk_gen_a|divide_by_13:divide_13|temp[3] ; LC6_1_F2 ; 11 ; Clock ; Internal ;
; uart_receive:uart_receiver_a|bus_reg[0]~71 ; LC4_6_E2 ; 8 ; Clock enable ; Non-global ;
; uart_emitter:uart_emitter_a|bus_reg[7]~0 ; LC6_8_E2 ; 8 ; Clock enable ; Non-global ;
; sys_clock ; 95 ; 4 ; Clock ; Pin ;
; uart_receive:uart_receiver_a|bit_counter[0]~163 ; LC7_6_E2 ; 5 ; Clock enable ; Non-global ;
+-----------------------------------------------------------+-----------+---------+--------------+--------------+
+------------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-----------------------------------------------------------+-----------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+-----------------------------------------------------------+-----------+---------+--------+
; uart_clk:uart_clk_gen_a|divide_by_256:divide_256|clock~34 ; LC10_1_D1 ; 30 ; yes ;
; uart_clk:uart_clk_gen_a|divide_by_256:divide_256|temp0[2] ; LC5_2_E1 ; 24 ; yes ;
; rest ; 56 ; 42 ; yes ;
; uart_clk:uart_clk_gen_a|divide_by_13:divide_13|temp[3] ; LC6_1_F2 ; 11 ; yes ;
; sys_clock ; 95 ; 4 ; yes ;
+-----------------------------------------------------------+-----------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -