📄 uart_receive.tan.rpt
字号:
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[6] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[5] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[4] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[3] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[2] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[1] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.10 MHz ( period = 3.583 ns ) ; bit_counter[2]~reg0 ; bus_reg[0] ; clk ; clk ; None ; None ; 3.050 ns ;
; N/A ; 279.64 MHz ( period = 3.576 ns ) ; counter[3]~reg0 ; bus[6]~reg0 ; clk ; clk ; None ; None ; 3.043 ns ;
; N/A ; 279.64 MHz ( period = 3.576 ns ) ; counter[3]~reg0 ; bus[5]~reg0 ; clk ; clk ; None ; None ; 3.043 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[7]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[4]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[3]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[2]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[1]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 280.19 MHz ( period = 3.569 ns ) ; counter[3]~reg0 ; bus[0]~reg0 ; clk ; clk ; None ; None ; 3.036 ns ;
; N/A ; 282.01 MHz ( period = 3.546 ns ) ; counter[0]~reg0 ; counter[3]~reg0 ; clk ; clk ; None ; None ; 3.013 ns ;
; N/A ; 282.01 MHz ( period = 3.546 ns ) ; counter[0]~reg0 ; counter[1]~reg0 ; clk ; clk ; None ; None ; 3.013 ns ;
; N/A ; 282.01 MHz ( period = 3.546 ns ) ; counter[0]~reg0 ; counter[0]~reg0 ; clk ; clk ; None ; None ; 3.013 ns ;
; N/A ; 282.89 MHz ( period = 3.535 ns ) ; counter[0]~reg0 ; finish_s~reg0 ; clk ; clk ; None ; None ; 3.002 ns ;
; N/A ; 285.06 MHz ( period = 3.508 ns ) ; counter[2]~reg0 ; counter[1]~reg0 ; clk ; clk ; None ; None ; 2.975 ns ;
; N/A ; 285.06 MHz ( period = 3.508 ns ) ; counter[2]~reg0 ; counter[0]~reg0 ; clk ; clk ; None ; None ; 2.975 ns ;
; N/A ; 285.96 MHz ( period = 3.497 ns ) ; counter[2]~reg0 ; finish_s~reg0 ; clk ; clk ; None ; None ; 2.964 ns ;
; N/A ; 286.53 MHz ( period = 3.490 ns ) ; counter[1]~reg0 ; counter[3]~reg0 ; clk ; clk ; None ; None ; 2.957 ns ;
; N/A ; 286.86 MHz ( period = 3.486 ns ) ; state ; bit_counter[3]~reg0 ; clk ; clk ; None ; None ; 2.953 ns ;
; N/A ; 286.94 MHz ( period = 3.485 ns ) ; state ; bit_counter[0]~reg0 ; clk ; clk ; None ; None ; 2.952 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[0]~reg0 ; state ; clk ; clk ; None ; None ; 2.883 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[7] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[6] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[5] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[4] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[3] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[2] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[1] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus_reg[0] ; clk ; clk ; None ; None ; 2.860 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[1]~reg0 ; counter[1]~reg0 ; clk ; clk ; None ; None ; 2.852 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[1]~reg0 ; counter[0]~reg0 ; clk ; clk ; None ; None ; 2.852 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[6]~reg0 ; clk ; clk ; None ; None ; 2.848 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[5]~reg0 ; clk ; clk ; None ; None ; 2.848 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[2]~reg0 ; state ; clk ; clk ; None ; None ; 2.845 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[1]~reg0 ; finish_s~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[7]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[4]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[3]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[2]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[1]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bus[0]~reg0 ; clk ; clk ; None ; None ; 2.841 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[3]~reg0 ; counter[2]~reg0 ; clk ; clk ; None ; None ; 2.774 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[1]~reg0 ; state ; clk ; clk ; None ; None ; 2.722 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[3]~reg0 ; bit_counter[2]~reg0 ; clk ; clk ; None ; None ; 2.714 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[2]~reg0 ; counter[3]~reg0 ; clk ; clk ; None ; None ; 2.655 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[2]~reg0 ; counter[1]~reg0 ; clk ; clk ; None ; None ; 2.655 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[2]~reg0 ; counter[2]~reg0 ; clk ; clk ; None ; None ; 2.655 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[2]~reg0 ; counter[0]~reg0 ; clk ; clk ; None ; None ; 2.655 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[0]~reg0 ; bit_counter[1]~reg0 ; clk ; clk ; None ; None ; 2.585 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[2]~reg0 ; bit_counter[1]~reg0 ; clk ; clk ; None ; None ; 2.547 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[0]~reg0 ; finish_s~reg0 ; clk ; clk ; None ; None ; 2.526 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; state ; bit_counter[2]~reg0 ; clk ; clk ; None ; None ; 2.519 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; bit_counter[1]~reg0 ; finish_s~reg0 ; clk ; clk ; None ; None ; 2.459 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[3]~reg0 ; counter[3]~reg0 ; clk ; clk ; None ; None ; 2.444 ns ;
; N/A ; Restricted to 290.02 MHz ( period = 3.448 ns ) ; counter[3]~reg0 ; counter[1]~reg0 ; clk ; clk ; None ; None ; 2.444 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+--------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+--------+-----------------+----------+
; N/A ; None ; 4.686 ns ; serial ; bus[5]~reg0 ; clk ;
; N/A ; None ; 4.686 ns ; serial ; bus[6]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[0]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[1]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[2]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[3]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[4]~reg0 ; clk ;
; N/A ; None ; 4.679 ns ; serial ; bus[7]~reg0 ; clk ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -