📄 io_configuration.c

📁 OMAP1030 处理器的ARM 侧硬件测试代码 OMAP1030 是TI的双核处理器
💻 C
📖 第 1 页 / 共 5 页
字号:
上一页 1 2 3 45





void CONFIG_IO_Appli8(void)
{
  SetField32(CONFIGURATION_COMP_MODE_CTRL_0, CONF_MUX_EN_R, 0x0);                                                         // set all IO in Mode 0
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_DATA_MISO_OFFSET,MODE4);                     // emifs_fadd_5
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT0_OFFSET,MODE3);                         // uart2_rx
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT1_OFFSET,MODE3);                         // uart2_rts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_DIN_OFFSET,MODE1);                         // usb_1_rcv
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT2_OFFSET,MODE3);                         // uart2_cts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT3_OFFSET,MODE2);                         // uart2_tx
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_TX_CLK_OFFSET,MODE3);                  // gpio_29
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_CLK_OFFSET,MODE4);                           // emifs_fadd_3
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_CS_OFFSET,MODE3);                   // gpio_26
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_TSP_ACT0_OFFSET,MODE3);                          // mcsi1_bclk
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_10_OFFSET,MODE4);                      // emifs_fadd_9
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_11_OFFSET,MODE4);                      // emifs_fadd_10
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_13_OFFSET,MODE3);                           // mcsi1_sync
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_12_OFFSET,MODE4);                      // emifs_fadd_11
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_13_OFFSET,MODE4);                      // emifs_fadd_12
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_14_OFFSET,MODE4);                      // emifs_fadd_13
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_15_OFFSET,MODE4);                      // emifs_fadd_14
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_16_OFFSET,MODE4);                      // emifs_fadd_15
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_19_OFFSET,MODE1);                           // emifs_nfcs_1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_17_OFFSET,MODE4);                      // emifs_fadd_16
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_DATA_MOSI_OFFSET,MODE4);                     // emifs_fadd_4
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_8_OFFSET,MODE4);                       // emifs_fadd_7
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_9_OFFSET,MODE4);                       // emifs_fadd_8
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_DOUT_OFFSET,MODE1);                        // usb_1_txen
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_BCLK_OFFSET,MODE1);                        // usb_1_se0
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_NCS0_OFFSET,MODE4);                          // emifs_fadd_6
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_SYSCLK_OFFSET,MODE1);                  // gpio_53
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_DATA_OFFSET,MODE1);                    // digitalrf_tx_data
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART2_RX_OFFSET,MODE3);                          // mcsi1_din
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_DATA_OFFSET,MODE3);                 // gpio_59
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_1_OFFSET,MODE1);                            // elcd_ncs1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_2_OFFSET,MODE4);                            // emifs_fadd_2
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_43_OFFSET,MODE1);                           // emifs_fadd_1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_SYNC_OFFSET,MODE1);                        // usb_1_dat
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_CLK_OFFSET,MODE3);                  // gpio_28
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART2_TX_OFFSET,MODE3);                          // mcsi1_dout
  SetField32(CONFIGURATION_COMP_MODE_CTRL_0, CONF_MUX_EN_R, 0xEAEF);                                                      // set all IO to confreg mode value
}
// end CONFIG_IO_Appli8(void)





void CONFIG_IO_Valid_gpio(void)
{
  SetField32(CONFIGURATION_COMP_MODE_CTRL_0, CONF_MUX_EN_R, 0x0);                                                         // set all IO in Mode 0
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_DATA_MISO_OFFSET,MODE6);                     // ulpdr_clk_req
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_TE_OFFSET,MODE1);                           // gpio_7
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_RX_OFFSET,MODE3);                          // gpio_48
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_8_OFFSET,MODE2);                           // gpio_20
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_9_OFFSET,MODE2);                           // gpio_21
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT0_OFFSET,MODE2);                         // uart3_rx
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCBSP1_FSX_OFFSET,MODE1);                        // gpio_34
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT1_OFFSET,MODE2);                         // uart3_rts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_DIN_OFFSET,MODE2);                         // gpio_51
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT2_OFFSET,MODE2);                         // uart3_cts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT3_OFFSET,MODE1);                         // uart3_tx
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_TX_CLK_OFFSET,MODE3);                  // gpio_29
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_EMIFS_NFBE_1_OFFSET,MODE3);                      // gpio_55
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_CLK_OFFSET,MODE6);                           // ulpdr_clk_io
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_NRESET_OFFSET,MODE1);                       // gpio_0
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_CS_OFFSET,MODE3);                   // gpio_26
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_TX_OFFSET,MODE5);                          // gpio_11
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCBSP1_DIN_OFFSET,MODE1);                        // gpio_61
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MISC_EXT_IRQ_OFFSET,MODE1);                      // gpio_58
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_10_OFFSET,MODE5);                      // gpio_37
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_11_OFFSET,MODE5);                      // gpio_38
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_10_OFFSET,MODE2);                          // gpio_22
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_11_OFFSET,MODE2);                          // gpio_23
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_16_OFFSET,MODE3);                      // gpio_5
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_19_OFFSET,MODE1);                           // emifs_nfcs_1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_17_OFFSET,MODE3);                      // gpio_63
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_SPI_DATA_MOSI_OFFSET,MODE6);                     // gpio_27
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_2_OFFSET,MODE2);                       // gpio_24
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_USB_0_RCV_OFFSET,MODE2);                         // gpio_52
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_8_OFFSET,MODE5);                       // gpio_31
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_9_OFFSET,MODE5);                       // gpio_62
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_DOUT_OFFSET,MODE1);                        // usb_1_txen
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_BCLK_OFFSET,MODE2);                        // gpio_49
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_RTS_OFFSET,MODE4);                         // gpio_57
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_SYSCLK_OFFSET,MODE1);                  // gpio_53
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_USB_0_DAT_OFFSET,MODE2);                         // gpio_54
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART2_RX_OFFSET,MODE1);                          // gpio_35
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_DATA_OFFSET,MODE3);                 // gpio_59
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI2_DIN_OFFSET,MODE1);                         // gpio_56
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_USB_0_SE0_OFFSET,MODE2);                         // gpio_15
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_USB_0_TXEN_OFFSET,MODE2);                        // gpio_14
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_CTS_OFFSET,MODE4);                         // gpio_45
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_47_OFFSET,MODE5);                           // led2_out
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_SYNC_OFFSET,MODE2);                        // gpio_50
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_TEST_NEMU0_OFFSET,MODE1);                        // led1_out
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_TEST_NEMU1_OFFSET,MODE4);                        // pwt
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RXEN_OFFSET,MODE2);                    // gpio_60
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_CLK_OFFSET,MODE3);                  // gpio_28
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART2_TX_OFFSET,MODE1);                          // gpio_44
  SetField32(CONFIGURATION_COMP_MODE_CTRL_0, CONF_MUX_EN_R, 0xEAEF);                                                      // set all IO to confreg mode value
}
// end CONFIG_IO_Valid_gpio(void)





void CONFIG_IO_Appli9(void)
{
  SetField32(CONFIGURATION_COMP_MODE_CTRL_0, CONF_MUX_EN_R, 0x0);                                                         // set all IO in Mode 0
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_RX_OFFSET,MODE3);                          // gpio_48
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_8_OFFSET,MODE2);                           // gpio_20
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_9_OFFSET,MODE2);                           // gpio_21
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT0_OFFSET,MODE4);                         // ms_sdio
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCBSP1_FSX_OFFSET,MODE1);                        // gpio_34
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MMC1_DAT1_OFFSET,MODE4);                         // ms_bs
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MCSI1_DIN_OFFSET,MODE2);                         // gpio_51
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_TX_CLK_OFFSET,MODE1);                  // mmc2_dat2
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_NRESET_OFFSET,MODE3);                       // tsp_act1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ULPDR_ARM_BOOT_EXT_OFFSET,MODE4);                // ctool_data_9
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_DIGITALRF_RX_CS_OFFSET,MODE1);                   // mmc2_dat1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_VS_OFFSET,MODE1);                            // gpio_5
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_UART3_TX_OFFSET,MODE1);                          // uart3_irda_tx
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_MISC_EXT_IRQ_OFFSET,MODE1);                      // gpio_58
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_13_OFFSET,MODE1);                           // uart2_rts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_10_OFFSET,MODE2);                          // gpio_22
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_CAM_D_11_OFFSET,MODE2);                          // gpio_23
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_16_OFFSET,MODE1);                           // uart2_cts
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_16_OFFSET,MODE5);                      // ctool_data_7
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_GPIO_19_OFFSET,MODE1);                           // emifs_nfcs_1
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_ELCD_DATA_17_OFFSET,MODE5);                      // ctool_data_8
  CONFIG_SetModePin(IO_CONFIGURATION_BASE_ADDR_ARM+IO_CONFIGURATION_CONF_USB_0_RCV_OFFSET,MODE2);
上一页 1 2 3 45
⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -