📄 gpio_w.h
字号:
//-------------------
#define GPIO2_GPIO_IRQSTATUS2 REG32(GPIO2_BASE_ADDR_ARM+GPIO_IRQSTATUS2_OFFSET)
#define GPIO2_GPIO_IRQSTATUS2_GPIO_EVENT_POS 0
#define GPIO2_GPIO_IRQSTATUS2_GPIO_EVENT_NUMB 32
#define GPIO2_GPIO_IRQSTATUS2_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_IRQENABLE2
//-------------------
#define GPIO2_GPIO_IRQENABLE2 REG32(GPIO2_BASE_ADDR_ARM+GPIO_IRQENABLE2_OFFSET)
#define GPIO2_GPIO_IRQENABLE2_GPIO_EVENT_POS 0
#define GPIO2_GPIO_IRQENABLE2_GPIO_EVENT_NUMB 32
#define GPIO2_GPIO_IRQENABLE2_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_CTRL
//-------------------
#define GPIO2_GPIO_CTRL REG32(GPIO2_BASE_ADDR_ARM+GPIO_CTRL_OFFSET)
#define GPIO2_GPIO_CTRL_RESERVED_POS 3
#define GPIO2_GPIO_CTRL_RESERVED_NUMB 29
#define GPIO2_GPIO_CTRL_RESERVED_RES_VAL 0x000000
//R
#define GPIO2_GPIO_CTRL_GATINGRATIO_POS 1
#define GPIO2_GPIO_CTRL_GATINGRATIO_NUMB 2
#define GPIO2_GPIO_CTRL_GATINGRATIO_RES_VAL 0x1
//R/W
#define GPIO2_GPIO_CTRL_DISABLEMODULE_POS 0
#define GPIO2_GPIO_CTRL_DISABLEMODULE_NUMB 1
#define GPIO2_GPIO_CTRL_DISABLEMODULE_RES_VAL 0x0
//R/W
//GPIO2_GPIO_OE
//-------------------
#define GPIO2_GPIO_OE REG32(GPIO2_BASE_ADDR_ARM+GPIO_OE_OFFSET)
#define GPIO2_GPIO_OE_OUTPUENABLE_POS 0
#define GPIO2_GPIO_OE_OUTPUENABLE_NUMB 32
#define GPIO2_GPIO_OE_OUTPUENABLE_RES_VAL 0xFFFFFFFF
//R/W
//GPIO2_GPIO_DATAIN
//-------------------
#define GPIO2_GPIO_DATAIN REG32(GPIO2_BASE_ADDR_ARM+GPIO_DATAIN_OFFSET)
#define GPIO2_GPIO_DATAIN_DATAIN_POS 0
#define GPIO2_GPIO_DATAIN_DATAIN_NUMB 32
#define GPIO2_GPIO_DATAIN_DATAIN_RES_VAL 0x00000000
//R
//GPIO2_GPIO_DATAOUT
//-------------------
#define GPIO2_GPIO_DATAOUT REG32(GPIO2_BASE_ADDR_ARM+GPIO_DATAOUT_OFFSET)
#define GPIO2_GPIO_DATAOUT_DATAOUT_POS 0
#define GPIO2_GPIO_DATAOUT_DATAOUT_NUMB 32
#define GPIO2_GPIO_DATAOUT_DATAOUT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_LEVELDETECT0
//-------------------
#define GPIO2_GPIO_LEVELDETECT0 REG32(GPIO2_BASE_ADDR_ARM+GPIO_LEVELDETECT0_OFFSET)
#define GPIO2_GPIO_LEVELDETECT0_LEVELDETECT_POS 0
#define GPIO2_GPIO_LEVELDETECT0_LEVELDETECT_NUMB 32
#define GPIO2_GPIO_LEVELDETECT0_LEVELDETECT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_LEVELDETECT1
//-------------------
#define GPIO2_GPIO_LEVELDETECT1 REG32(GPIO2_BASE_ADDR_ARM+GPIO_LEVELDETECT1_OFFSET)
#define GPIO2_GPIO_LEVELDETECT1_LEVELDETECT_POS 0
#define GPIO2_GPIO_LEVELDETECT1_LEVELDETECT_NUMB 32
#define GPIO2_GPIO_LEVELDETECT1_LEVELDETECT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_RISINGDETECT
//-------------------
#define GPIO2_GPIO_RISINGDETECT REG32(GPIO2_BASE_ADDR_ARM+GPIO_RISINGDETECT_OFFSET)
#define GPIO2_GPIO_RISINGDETECT_RISINGDETECT_POS 0
#define GPIO2_GPIO_RISINGDETECT_RISINGDETECT_NUMB 32
#define GPIO2_GPIO_RISINGDETECT_RISINGDETECT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_FALLINGDETECT
//-------------------
#define GPIO2_GPIO_FALLINGDETECT REG32(GPIO2_BASE_ADDR_ARM+GPIO_FALLINGDETECT_OFFSET)
#define GPIO2_GPIO_FALLINGDETECT_FALLINGDETECT_POS 0
#define GPIO2_GPIO_FALLINGDETECT_FALLINGDETECT_NUMB 32
#define GPIO2_GPIO_FALLINGDETECT_FALLINGDETECT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_DEBOUNCENABLE
//-------------------
#define GPIO2_GPIO_DEBOUNCENABLE REG32(GPIO2_BASE_ADDR_ARM+GPIO_DEBOUNCENABLE_OFFSET)
#define GPIO2_GPIO_DEBOUNCENABLE_DEBOUNCENABLE_POS 0
#define GPIO2_GPIO_DEBOUNCENABLE_DEBOUNCENABLE_NUMB 32
#define GPIO2_GPIO_DEBOUNCENABLE_DEBOUNCENABLE_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_DEBOUNCINGTIME
//-------------------
#define GPIO2_GPIO_DEBOUNCINGTIME REG32(GPIO2_BASE_ADDR_ARM+GPIO_DEBOUNCINGTIME_OFFSET)
#define GPIO2_GPIO_DEBOUNCINGTIME_RESERVED_POS 8
#define GPIO2_GPIO_DEBOUNCINGTIME_RESERVED_NUMB 24
#define GPIO2_GPIO_DEBOUNCINGTIME_RESERVED_RES_VAL 0x000000
//R/W
#define GPIO2_GPIO_DEBOUNCINGTIME_DEBOUNCINGTIME_POS 0
#define GPIO2_GPIO_DEBOUNCINGTIME_DEBOUNCINGTIME_NUMB 8
#define GPIO2_GPIO_DEBOUNCINGTIME_DEBOUNCINGTIME_RES_VAL 0x00
//R/W
//GPIO2_GPIO_CLEARIRQENABLE1
//-------------------
#define GPIO2_GPIO_CLEARIRQENABLE1 REG32(GPIO2_BASE_ADDR_ARM+GPIO_CLEARIRQENABLE1_OFFSET)
#define GPIO2_GPIO_CLEARIRQENABLE1_CLEAR_IRQENABLE1_POS 0
#define GPIO2_GPIO_CLEARIRQENABLE1_CLEAR_IRQENABLE1_NUMB 32
#define GPIO2_GPIO_CLEARIRQENABLE1_CLEAR_IRQENABLE1_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_SETIRQENABLE1
//-------------------
#define GPIO2_GPIO_SETIRQENABLE1 REG32(GPIO2_BASE_ADDR_ARM+GPIO_SETIRQENABLE1_OFFSET)
#define GPIO2_GPIO_SETIRQENABLE1_SET_IRQENABLE1_POS 0
#define GPIO2_GPIO_SETIRQENABLE1_SET_IRQENABLE1_NUMB 32
#define GPIO2_GPIO_SETIRQENABLE1_SET_IRQENABLE1_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_CLEARIRQENABLE2
//-------------------
#define GPIO2_GPIO_CLEARIRQENABLE2 REG32(GPIO2_BASE_ADDR_ARM+GPIO_CLEARIRQENABLE2_OFFSET)
#define GPIO2_GPIO_CLEARIRQENABLE2_CLEAR_IRQENABLE2_POS 0
#define GPIO2_GPIO_CLEARIRQENABLE2_CLEAR_IRQENABLE2_NUMB 32
#define GPIO2_GPIO_CLEARIRQENABLE2_CLEAR_IRQENABLE2_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_SETIRQENABLE2
//-------------------
#define GPIO2_GPIO_SETIRQENABLE2 REG32(GPIO2_BASE_ADDR_ARM+GPIO_SETIRQENABLE2_OFFSET)
#define GPIO2_GPIO_SETIRQENABLE2_SET_IRQENABLE2_POS 0
#define GPIO2_GPIO_SETIRQENABLE2_SET_IRQENABLE2_NUMB 32
#define GPIO2_GPIO_SETIRQENABLE2_SET_IRQENABLE2_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_CLEARWAKEUPENA
//-------------------
#define GPIO2_GPIO_CLEARWAKEUPENA REG32(GPIO2_BASE_ADDR_ARM+GPIO_CLEARWAKEUPENA_OFFSET)
#define GPIO2_GPIO_CLEARWAKEUPENA_CLEAR_WAKEUPENA_POS 0
#define GPIO2_GPIO_CLEARWAKEUPENA_CLEAR_WAKEUPENA_NUMB 32
#define GPIO2_GPIO_CLEARWAKEUPENA_CLEAR_WAKEUPENA_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_SETWAKEUPENA
//-------------------
#define GPIO2_GPIO_SETWAKEUPENA REG32(GPIO2_BASE_ADDR_ARM+GPIO_SETWAKEUPENA_OFFSET)
#define GPIO2_GPIO_SETWAKEUPENA_RESERVED_POS 16
#define GPIO2_GPIO_SETWAKEUPENA_RESERVED_NUMB 16
#define GPIO2_GPIO_SETWAKEUPENA_RESERVED_RES_VAL 0x0000
//R/W
#define GPIO2_GPIO_SETWAKEUPENA_SET_WAKEUPENA_POS 0
#define GPIO2_GPIO_SETWAKEUPENA_SET_WAKEUPENA_NUMB 16
#define GPIO2_GPIO_SETWAKEUPENA_SET_WAKEUPENA_RES_VAL 0x0000
//R/W
//GPIO2_GPIO_CLEARDATAOUT
//-------------------
#define GPIO2_GPIO_CLEARDATAOUT REG32(GPIO2_BASE_ADDR_ARM+GPIO_CLEARDATAOUT_OFFSET)
#define GPIO2_GPIO_CLEARDATAOUT_CLEAR_DATAOUT_POS 0
#define GPIO2_GPIO_CLEARDATAOUT_CLEAR_DATAOUT_NUMB 32
#define GPIO2_GPIO_CLEARDATAOUT_CLEAR_DATAOUT_RES_VAL 0x00000000
//R/W
//GPIO2_GPIO_SETDATAOUT
//-------------------
#define GPIO2_GPIO_SETDATAOUT REG32(GPIO2_BASE_ADDR_ARM+GPIO_SETDATAOUT_OFFSET)
#define GPIO2_GPIO_SETDATAOUT_SET_DATAOUT_POS 0
#define GPIO2_GPIO_SETDATAOUT_SET_DATAOUT_NUMB 32
#define GPIO2_GPIO_SETDATAOUT_SET_DATAOUT_RES_VAL 0x00000000
//R/W
/*############################################################################
NAME : GPIO_SET_BIT
DESCRIPTION : Modifies a bit in a 32 bits register
PARAMETERS : BitNumber : BIT(0..15) (Bit to modify)
Value : 0 / 1
RETURN VALUE: none
LIMITATIONS : None
############################################################################*/
#define GPIO_SET_BIT(Adress, BitNumber, Value) \
REG32(Adress)= ((Value)==0x0) ? \
(REG32(Adress)&(~(0x1<<(BitNumber)))) : \
(REG32(Adress)|(0x1<<(BitNumber)))
/*
/ Macro definition : set registers
*/
#define GPIO_SetSysConfig(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_SYSCONFIG_OFFSET) = data_reg
#define GPIO_SetIrqStatus1(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_IRQSTATUS1_OFFSET) = data_reg
#define GPIO_SetIrqStatus2(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_IRQSTATUS2_OFFSET) = data_reg
#define GPIO_SetIrqEna1(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_IRQENABLE1_OFFSET) = data_reg
#define GPIO_SetIrqEna2(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_IRQENABLE2_OFFSET) = data_reg
#define GPIO_SetWakupEnable(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_WAKEUPENABLE_OFFSET) = data_reg
#define GPIO_SetCtrl(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_CTRL_OFFSET) = data_reg
#define GPIO_SetOe(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_OE_OFFSET) = data_reg
#define GPIO_SetDataout(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_DATAOUT_OFFSET) = data_reg
#define GPIO_SetLevelDetect0(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_LEVELDETECT0_OFFSET) = data_reg
#define GPIO_SetLevelDetect1(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_LEVELDETECT1_OFFSET) = data_reg
#define GPIO_SetRisingDetect(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_RISINGDETECT_OFFSET) = data_reg
#define GPIO_SetFallingDetect(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_FALLINGDETECT_OFFSET) = data_reg
#define GPIO_SetDebouncEnable(gpio_base_addr, data_reg) \
*(REGISTER_UWORD32 *)((gpio_base_addr) + GPIO_DEBOUNCENABLE_OFFSET) = data_reg
#define GPIO_SetDebouncingTime(gpio_base_addr, data_reg) \
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -