📄 gpio_w.h
字号:
/*
===============================================================================
TEXAS INSTRUMENTS INCORPORATED PROPRIETARY INFORMATION
Property of Texas Instruments
For Unrestricted Internal Use Only
Unauthorized reproduction and/or distribution is strictly prohibited.
This product is protected under copyright law and trade secret law
as an unpublished work.
Created 1999, (C) Copyright 1999 Texas Instruments. All rights reserved.
Description : register offset for OCP GPIO block and access macro to these
registers
Project : Helen2
Author : Sebastien Haezebrouck (from gpio_a9.h) file
===============================================================================
*/
#ifndef _GPIO_W_H
#define _GPIO_W_H
#include "global_types.h"
#include "inth_w.h"
//BEGIN INC GENERATION
//--------------------------------------
//Register Offset
//-------------------
#define GPIO_MODULE1_BASE_ADD 0xfffbe400
#define GPIO_MODULE2_BASE_ADD 0xfffbec00
#define GPIO_MODULE1 GPIO_MODULE1_BASE_ADD
#define GPIO_MODULE2 GPIO_MODULE2_BASE_ADD
#define GPIO_MODULE_1 1
#define GPIO_MODULE_2 2
#define GPIO_REVISION_OFFSET 0x00
#define GPIO_SYSCONFIG_OFFSET 0x10
#define GPIO_SYSSTATUS_OFFSET 0x14
#define GPIO_IRQSTATUS1_OFFSET 0x18
#define GPIO_IRQENABLE1_OFFSET 0x1C
#define GPIO_WAKEUPENABLE_OFFSET 0x20
#define GPIO_IRQSTATUS2_OFFSET 0x28
#define GPIO_IRQENABLE2_OFFSET 0x2C
#define GPIO_CTRL_OFFSET 0x30
#define GPIO_OE_OFFSET 0x34
#define GPIO_DATAIN_OFFSET 0x38
#define GPIO_DATAOUT_OFFSET 0x3C
#define GPIO_LEVELDETECT0_OFFSET 0x40
#define GPIO_LEVELDETECT1_OFFSET 0x44
#define GPIO_RISINGDETECT_OFFSET 0x48
#define GPIO_FALLINGDETECT_OFFSET 0x4C
#define GPIO_DEBOUNCENABLE_OFFSET 0x50
#define GPIO_DEBOUNCINGTIME_OFFSET 0x54
#define GPIO_CLEARIRQENABLE1_OFFSET 0x60
#define GPIO_SETIRQENABLE1_OFFSET 0x64
#define GPIO_CLEARIRQENABLE2_OFFSET 0x70
#define GPIO_SETIRQENABLE2_OFFSET 0x74
#define GPIO_CLEARWAKEUPENA_OFFSET 0x80
#define GPIO_SETWAKEUPENA_OFFSET 0x84
#define GPIO_CLEARDATAOUT_OFFSET 0x90
#define GPIO_SETDATAOUT_OFFSET 0x94
#define GPIO_0 0
#define GPIO_1 1
#define GPIO_2 2
#define GPIO_3 3
#define GPIO_4 4
#define GPIO_5 5
#define GPIO_6 6
#define GPIO_7 7
#define GPIO_8 8
#define GPIO_9 9
#define GPIO_10 10
#define GPIO_11 11
#define GPIO_12 12
#define GPIO_13 13
#define GPIO_14 14
#define GPIO_15 15
#define GPIO_16 16
#define GPIO_17 17
#define GPIO_18 18
#define GPIO_19 19
#define GPIO_20 20
#define GPIO_21 21
#define GPIO_22 22
#define GPIO_23 23
#define GPIO_24 24
#define GPIO_25 25
#define GPIO_26 26
#define GPIO_27 27
#define GPIO_28 28
#define GPIO_29 29
#define GPIO_30 30
#define GPIO_31 31
#define GPIO_32 32
#define GPIO_33 33
#define GPIO_34 34
#define GPIO_35 35
#define GPIO_36 36
#define GPIO_37 37
#define GPIO_38 38
#define GPIO_39 39
#define GPIO_40 40
#define GPIO_41 41
#define GPIO_42 42
#define GPIO_43 43
#define GPIO_44 44
#define GPIO_45 45
#define GPIO_46 46
#define GPIO_47 47
#define GPIO_48 48
#define GPIO_49 49
#define GPIO_50 50
#define GPIO_51 51
#define GPIO_52 52
#define GPIO_53 53
#define GPIO_54 54
#define GPIO_55 55
#define GPIO_56 56
#define GPIO_57 57
#define GPIO_58 58
#define GPIO_59 59
#define GPIO_60 60
#define GPIO_61 61
#define GPIO_62 62
#define GPIO_63 63
//GPIO1_GPIO_REVISION
//-------------------
#define GPIO1_GPIO_REVISION REG32(GPIO1_BASE_ADDR_ARM+GPIO_REVISION_OFFSET)
#define GPIO1_GPIO_REVISION_RESERVED_POS 8
#define GPIO1_GPIO_REVISION_RESERVED_NUMB 24
#define GPIO1_GPIO_REVISION_RESERVED_RES_VAL 0x000000
//R/W
#define GPIO1_GPIO_REVISION_REV_POS 0
#define GPIO1_GPIO_REVISION_REV_NUMB 8
#define GPIO1_GPIO_REVISION_REV_RES_VAL 0xTBD
//R
//GPIO1_GPIO_SYSCONFIG
//-------------------
#define GPIO1_GPIO_SYSCONFIG REG32(GPIO1_BASE_ADDR_ARM+GPIO_SYSCONFIG_OFFSET)
#define GPIO1_GPIO_SYSCONFIG_RESERVED_POS 5
#define GPIO1_GPIO_SYSCONFIG_RESERVED_NUMB 27
#define GPIO1_GPIO_SYSCONFIG_RESERVED_RES_VAL 0x0000000
//R/W
#define GPIO1_GPIO_SYSCONFIG_IDLEMODE_POS 3
#define GPIO1_GPIO_SYSCONFIG_IDLEMODE_NUMB 2
#define GPIO1_GPIO_SYSCONFIG_IDLEMODE_RES_VAL 0x0
//R/W
#define GPIO1_GPIO_SYSCONFIG_ENAWAKEUP_POS 2
#define GPIO1_GPIO_SYSCONFIG_ENAWAKEUP_NUMB 1
#define GPIO1_GPIO_SYSCONFIG_ENAWAKEUP_RES_VAL 0x0
//R/W
#define GPIO1_GPIO_SYSCONFIG_SOFTRESET_POS 1
#define GPIO1_GPIO_SYSCONFIG_SOFTRESET_NUMB 1
#define GPIO1_GPIO_SYSCONFIG_SOFTRESET_RES_VAL 0x0
//R/W
#define GPIO1_GPIO_SYSCONFIG_AUTOIDLE_POS 0
#define GPIO1_GPIO_SYSCONFIG_AUTOIDLE_NUMB 1
#define GPIO1_GPIO_SYSCONFIG_AUTOIDLE_RES_VAL 0x0
//R/W
//GPIO1_GPIO_SYSSTATUS
//-------------------
#define GPIO1_GPIO_SYSSTATUS REG32(GPIO1_BASE_ADDR_ARM+GPIO_SYSSTATUS_OFFSET)
#define GPIO1_GPIO_SYSSTATUS_RESERVED_POS 1
#define GPIO1_GPIO_SYSSTATUS_RESERVED_NUMB 31
#define GPIO1_GPIO_SYSSTATUS_RESERVED_RES_VAL 0x00000000
//R
#define GPIO1_GPIO_SYSSTATUS_RESETDONE_POS 0
#define GPIO1_GPIO_SYSSTATUS_RESETDONE_NUMB 1
#define GPIO1_GPIO_SYSSTATUS_RESETDONE_RES_VAL none
//R
//GPIO1_GPIO_IRQSTATUS1
//-------------------
#define GPIO1_GPIO_IRQSTATUS1 REG32(GPIO1_BASE_ADDR_ARM+GPIO_IRQSTATUS1_OFFSET)
#define GPIO1_GPIO_IRQSTATUS1_GPIO_EVENT_POS 0
#define GPIO1_GPIO_IRQSTATUS1_GPIO_EVENT_NUMB 32
#define GPIO1_GPIO_IRQSTATUS1_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO1_GPIO_IRQENABLE1
//-------------------
#define GPIO1_GPIO_IRQENABLE1 REG32(GPIO1_BASE_ADDR_ARM+GPIO_IRQENABLE1_OFFSET)
#define GPIO1_GPIO_IRQENABLE1_GPIO_EVENT_POS 0
#define GPIO1_GPIO_IRQENABLE1_GPIO_EVENT_NUMB 32
#define GPIO1_GPIO_IRQENABLE1_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO1_GPIO_WAKEUPENABLE
//-------------------
#define GPIO1_GPIO_WAKEUPENABLE REG32(GPIO1_BASE_ADDR_ARM+GPIO_WAKEUPENABLE_OFFSET)
#define GPIO1_GPIO_WAKEUPENABLE_GPIO_EVENT_POS 0
#define GPIO1_GPIO_WAKEUPENABLE_GPIO_EVENT_NUMB 32
#define GPIO1_GPIO_WAKEUPENABLE_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO1_GPIO_IRQSTATUS2
//-------------------
#define GPIO1_GPIO_IRQSTATUS2 REG32(GPIO1_BASE_ADDR_ARM+GPIO_IRQSTATUS2_OFFSET)
#define GPIO1_GPIO_IRQSTATUS2_GPIO_EVENT_POS 0
#define GPIO1_GPIO_IRQSTATUS2_GPIO_EVENT_NUMB 32
#define GPIO1_GPIO_IRQSTATUS2_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO1_GPIO_IRQENABLE2
//-------------------
#define GPIO1_GPIO_IRQENABLE2 REG32(GPIO1_BASE_ADDR_ARM+GPIO_IRQENABLE2_OFFSET)
#define GPIO1_GPIO_IRQENABLE2_GPIO_EVENT_POS 0
#define GPIO1_GPIO_IRQENABLE2_GPIO_EVENT_NUMB 32
#define GPIO1_GPIO_IRQENABLE2_GPIO_EVENT_RES_VAL 0x00000000
//R/W
//GPIO1_GPIO_CTRL
//-------------------
#define GPIO1_GPIO_CTRL REG32(GPIO1_BASE_ADDR_ARM+GPIO_CTRL_OFFSET)
#define GPIO1_GPIO_CTRL_RESERVED_POS 3
#define GPIO1_GPIO_CTRL_RESERVED_NUMB 29
#define GPIO1_GPIO_CTRL_RESERVED_RES_VAL 0x000000
//R
#define GPIO1_GPIO_CTRL_GATINGRATIO_POS 1
#define GPIO1_GPIO_CTRL_GATINGRATIO_NUMB 2
#define GPIO1_GPIO_CTRL_GATINGRATIO_RES_VAL 0x1
//R/W
#define GPIO1_GPIO_CTRL_DISABLEMODULE_POS 0
#define GPIO1_GPIO_CTRL_DISABLEMODULE_NUMB 1
#define GPIO1_GPIO_CTRL_DISABLEMODULE_RES_VAL 0x0
//R/W
//GPIO1_GPIO_OE
//-------------------
#define GPIO1_GPIO_OE REG32(GPIO1_BASE_ADDR_ARM+GPIO_OE_OFFSET)
#define GPIO1_GPIO_OE_OUTPUENABLE_POS 0
#define GPIO1_GPIO_OE_OUTPUENABLE_NUMB 32
#define GPIO1_GPIO_OE_OUTPUENABLE_RES_VAL 0xFFFFFFFF
//R/W
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -