wcdma_sc.h

来自「OMAP1030 处理器的ARM 侧硬件测试代码 OMAP1030 是TI」· C头文件 代码 · 共 847 行 · 第 1/2 页

H
847 行
字号
12
//========================================================================
//        TEXAS INSTRUMENTS INCORPORATED PROPRIETARY INFORMATION
// Property of Texas Instruments
// For Unrestricted Internal Use Only
// Unauthorized reproduction and/or distribution is strictly prohibited.
// This product is protected under copyright law and trade secret law
// as an unpublished work
// Created 2001,  (C) Copyright 2001 Texas Instruments. All rights reserved
//
//========================================================================


#include "wcdma_mapping.h"
#ifndef _wcdma_sc__H
#define _wcdma_sc__H

//Standard Register offset list


#define            SC_CCP_CTL_OFFSET                     0x0000
#define            SC_GCC_CTL_OFFSET                     0x0001
#define            SC_DEL_INT_OFFSET                     0x0002
//testing LB lock-up condition
//#define            SC_DEL_INT_OFFSET                     0x0005
#define            SC_TIMER1_VAL_OFFSET                     0x0010
#define            SC_TIMER2_VAL_OFFSET                     0x0011
#define            SC_TIMER3_VAL_OFFSET                     0x0012
#define            SC_TIMER4_VAL_OFFSET                     0x0013
#define            SC_TIMER5_VAL_OFFSET                     0x0014
#define            SC_TIMER1_MASK_OFFSET                     0x0020
#define            SC_TIMER2_MASK_OFFSET                     0x0021
#define            SC_TIMER3_MASK_OFFSET                     0x0022
#define            SC_TIMER4_MASK_OFFSET                     0x0023
#define            SC_TIMER5_MASK_OFFSET                     0x0024
#define            SC_TIMER_CTL_OFFSET                     0x0280
#define            SC_INTGEN1_VAL_OFFSET                     0x0030
#define            SC_INTGEN2_VAL_OFFSET                     0x0031
#define            SC_INTGEN3_VAL_OFFSET                     0x0032
#define            SC_INTGEN4_VAL_OFFSET                     0x0033
#define            SC_INTGEN5_VAL_OFFSET                     0x0034
#define            SC_INTGEN1_MASK_OFFSET                     0x0040
#define            SC_INTGEN2_MASK_OFFSET                     0x0041
#define            SC_INTGEN3_MASK_OFFSET                     0x0042
#define            SC_INTGEN4_MASK_OFFSET                     0x0043
#define            SC_INTGEN5_MASK_OFFSET                     0x0044
#define            SC_INTGEN_CTL_OFFSET                     0x0050
#define            SC_DSP_INT_MASK0_OFFSET                     0x0100
#define            SC_DSP_INT_MASK1_OFFSET                     0x0101
#define            SC_DSP_INT_MASK2_OFFSET                     0x0102
#define            SC_DSP_INT_MASK3_OFFSET                     0x0103
#define            SC_ARM_INT_MASK0_OFFSET                     0x0110
#define            SC_ARM_INT_MASK1_OFFSET                     0x0111
#define            SC_ARM_INT_MASK2_OFFSET                     0x0112
#define            SC_ARM_INT_MASK3_OFFSET                     0x0113
#define            SC_DSP_INT_STAT0_OFFSET                     0x0200
#define            SC_DSP_INT_STAT1_OFFSET                     0x0201
#define            SC_DSP_INT_STAT2_OFFSET                     0x0202
#define            SC_DSP_INT_STAT3_OFFSET                     0x0203
#define            SC_ARM_INT_STAT0_OFFSET                     0x0210
#define            SC_ARM_INT_STAT1_OFFSET                     0x0211
#define            SC_ARM_INT_STAT2_OFFSET                     0x0212
#define            SC_ARM_INT_STAT3_OFFSET                     0x0213
#define            SC_SYS_DMA_MASK0_OFFSET                     0x0060
#define            SC_SYS_DMA_MASK1_OFFSET                     0x0061
#define            SC_MGS_DMA_MASK0_OFFSET                     0x0070
#define            SC_MGS_DMA_MASK1_OFFSET                     0x0071
#define            SC_GCC_VAL_OFFSET                     0x0220
#define            SC_GCC_FS_VAL_OFFSET                     0x0230
#define            SC_GCC_GSM_FS_VAL_OFFSET                     0x0240
#define            SC_GCC_LOAD_VAL_OFFSET                     0x0250
#define            SC_FRM_SYNC_CLR_OFFSET                     0x0260
#define            SC_GSM_FRM_SYNC_CLR_OFFSET                     0x0270
#define            SC_GCC_RESET_ARM_OFFSET                     0x0290
#define            SC_PMT_SELECT_OFFSET                     0x0120
//SC_CCP_CTL
//-------------------------
#define            SC_CCP_CTL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_CCP_CTL_OFFSET) << 2))
#define            SC_CCP_CTL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_GCC_CTL
//-------------------------
#define            SC_GCC_CTL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_GCC_CTL_OFFSET) << 2))
#define            SC_GCC_CTL_RES_VAL                0x00000001
//R/W
//-------------------------



//SC_DEL_INT
//-------------------------
#define            SC_DEL_INT                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DEL_INT_OFFSET) << 2))
#define            SC_DEL_INT_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER1_VAL
//-------------------------
#define            SC_TIMER1_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER1_VAL_OFFSET) << 2))
#define            SC_TIMER1_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER2_VAL
//-------------------------
#define            SC_TIMER2_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER2_VAL_OFFSET) << 2))
#define            SC_TIMER2_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER3_VAL
//-------------------------
#define            SC_TIMER3_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER3_VAL_OFFSET) << 2))
#define            SC_TIMER3_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER4_VAL
//-------------------------
#define            SC_TIMER4_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER4_VAL_OFFSET) << 2))
#define            SC_TIMER4_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER5_VAL
//-------------------------
#define            SC_TIMER5_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER5_VAL_OFFSET) << 2))
#define            SC_TIMER5_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER1_MASK
//-------------------------
#define            SC_TIMER1_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER1_MASK_OFFSET) << 2))
#define            SC_TIMER1_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER2_MASK
//-------------------------
#define            SC_TIMER2_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER2_MASK_OFFSET) << 2))
#define            SC_TIMER2_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER3_MASK
//-------------------------
#define            SC_TIMER3_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER3_MASK_OFFSET) << 2))
#define            SC_TIMER3_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER4_MASK
//-------------------------
#define            SC_TIMER4_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER4_MASK_OFFSET) << 2))
#define            SC_TIMER4_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER5_MASK
//-------------------------
#define            SC_TIMER5_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER5_MASK_OFFSET) << 2))
#define            SC_TIMER5_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_TIMER_CTL
//-------------------------
#define            SC_TIMER_CTL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_TIMER_CTL_OFFSET) << 2))
#define            SC_TIMER_CTL_RES_VAL                0x00044444
//R/W
//-------------------------



//SC_INTGEN1_VAL
//-------------------------
#define            SC_INTGEN1_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN1_VAL_OFFSET) << 2))
#define            SC_INTGEN1_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN2_VAL
//-------------------------
#define            SC_INTGEN2_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN2_VAL_OFFSET) << 2))
#define            SC_INTGEN2_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN3_VAL
//-------------------------
#define            SC_INTGEN3_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN3_VAL_OFFSET) << 2))
#define            SC_INTGEN3_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN4_VAL
//-------------------------
#define            SC_INTGEN4_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN4_VAL_OFFSET) << 2))
#define            SC_INTGEN4_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN5_VAL
//-------------------------
#define            SC_INTGEN5_VAL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN5_VAL_OFFSET) << 2))
#define            SC_INTGEN5_VAL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN1_MASK
//-------------------------
#define            SC_INTGEN1_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN1_MASK_OFFSET) << 2))
#define            SC_INTGEN1_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN2_MASK
//-------------------------
#define            SC_INTGEN2_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN2_MASK_OFFSET) << 2))
#define            SC_INTGEN2_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN3_MASK
//-------------------------
#define            SC_INTGEN3_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN3_MASK_OFFSET) << 2))
#define            SC_INTGEN3_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN4_MASK
//-------------------------
#define            SC_INTGEN4_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN4_MASK_OFFSET) << 2))
#define            SC_INTGEN4_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN5_MASK
//-------------------------
#define            SC_INTGEN5_MASK                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN5_MASK_OFFSET) << 2))
#define            SC_INTGEN5_MASK_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_INTGEN_CTL
//-------------------------
#define            SC_INTGEN_CTL                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_INTGEN_CTL_OFFSET) << 2))
#define            SC_INTGEN_CTL_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_DSP_INT_MASK0
//-------------------------
#define            SC_DSP_INT_MASK0                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_MASK0_OFFSET) << 2))
#define            SC_DSP_INT_MASK0_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_DSP_INT_MASK1
//-------------------------
#define            SC_DSP_INT_MASK1                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_MASK1_OFFSET) << 2))
#define            SC_DSP_INT_MASK1_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_DSP_INT_MASK2
//-------------------------
#define            SC_DSP_INT_MASK2                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_MASK2_OFFSET) << 2))
#define            SC_DSP_INT_MASK2_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_DSP_INT_MASK3
//-------------------------
#define            SC_DSP_INT_MASK3                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_MASK3_OFFSET) << 2))
#define            SC_DSP_INT_MASK3_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_ARM_INT_MASK0
//-------------------------
#define            SC_ARM_INT_MASK0                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_MASK0_OFFSET) << 2))
#define            SC_ARM_INT_MASK0_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_ARM_INT_MASK1
//-------------------------
#define            SC_ARM_INT_MASK1                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_MASK1_OFFSET) << 2))
#define            SC_ARM_INT_MASK1_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_ARM_INT_MASK2
//-------------------------
#define            SC_ARM_INT_MASK2                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_MASK2_OFFSET) << 2))
#define            SC_ARM_INT_MASK2_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_ARM_INT_MASK3
//-------------------------
#define            SC_ARM_INT_MASK3                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_MASK3_OFFSET) << 2))
#define            SC_ARM_INT_MASK3_RES_VAL                0x00000000
//R/W
//-------------------------



//SC_DSP_INT_STAT0
//-------------------------
#define            SC_DSP_INT_STAT0                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_STAT0_OFFSET) << 2))
#define            SC_DSP_INT_STAT0_RES_VAL                0x00000000
//R/W
//No write to this reg are allowed
//-------------------------



//SC_DSP_INT_STAT1
//-------------------------
#define            SC_DSP_INT_STAT1                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_STAT1_OFFSET) << 2))
#define            SC_DSP_INT_STAT1_RES_VAL                0x00000000
//R/W
//No write to this reg are allowed
//-------------------------



//SC_DSP_INT_STAT2
//-------------------------
#define            SC_DSP_INT_STAT2                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_STAT2_OFFSET) << 2))
#define            SC_DSP_INT_STAT2_RES_VAL                0x00000000
//R/W
//No write to this reg are allowed
//-------------------------



//SC_DSP_INT_STAT3
//-------------------------
#define            SC_DSP_INT_STAT3                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_DSP_INT_STAT3_OFFSET) << 2))
#define            SC_DSP_INT_STAT3_RES_VAL                0x00000000
//R/W
//No write to this reg are allowed
//-------------------------



//SC_ARM_INT_STAT0
//-------------------------
#define            SC_ARM_INT_STAT0                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_STAT0_OFFSET) << 2))
#define            SC_ARM_INT_STAT0_RES_VAL                0x00000000
//R/W
//No write to this reg are allowed
//-------------------------



//SC_ARM_INT_STAT1
//-------------------------
#define            SC_ARM_INT_STAT1                        REG32(WCDMA_CS_LB+((WCDMA_SC_BASE_ADDR+SC_ARM_INT_STAT1_OFFSET) << 2))
12

wcdma_sc.h - 源码说明

本页面展示了「OMAP1030 处理器的ARM 侧硬件测试代码 OMAP1030 是TI的双核处理器」中的 wcdma_sc.h 源码文件，采用 C头文件 编程语言编写，共 847 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与OMAP相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?