mcbsp2.h

OMAP1030 处理器的ARM 侧硬件测试代码 OMAP1030 是TI的双核处理器

#define            MCBSP2_MCBSP_PCR_REG_DR_STAT_NUMB                                                                     1
#define            MCBSP2_MCBSP_PCR_REG_DR_STAT_RES_VAL                                                                  0x0
//R

#define            MCBSP2_MCBSP_PCR_REG_FSXP_POS                                                                         3
#define            MCBSP2_MCBSP_PCR_REG_FSXP_NUMB                                                                        1
#define            MCBSP2_MCBSP_PCR_REG_FSXP_RES_VAL                                                                     0x0
//R/W

#define            MCBSP2_MCBSP_PCR_REG_FSRP_POS                                                                         2
#define            MCBSP2_MCBSP_PCR_REG_FSRP_NUMB                                                                        1
#define            MCBSP2_MCBSP_PCR_REG_FSRP_RES_VAL                                                                     0x0
//R/W

#define            MCBSP2_MCBSP_PCR_REG_CLKXP_POS                                                                        1
#define            MCBSP2_MCBSP_PCR_REG_CLKXP_NUMB                                                                       1
#define            MCBSP2_MCBSP_PCR_REG_CLKXP_RES_VAL                                                                    0x0
//R/W

#define            MCBSP2_MCBSP_PCR_REG_CLKRP_POS                                                                        0
#define            MCBSP2_MCBSP_PCR_REG_CLKRP_NUMB                                                                       1
#define            MCBSP2_MCBSP_PCR_REG_CLKRP_RES_VAL                                                                    0x0
//R/W


//MCBSP2_MCBSP_RCERC_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERC_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERC_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERC_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERC_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERC_REG_RCERC_POS                                                                      0
#define            MCBSP2_MCBSP_RCERC_REG_RCERC_NUMB                                                                     16
#define            MCBSP2_MCBSP_RCERC_REG_RCERC_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_RCERD_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERD_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERD_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERD_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERD_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERD_REG_RCERD_POS                                                                      0
#define            MCBSP2_MCBSP_RCERD_REG_RCERD_NUMB                                                                     16
#define            MCBSP2_MCBSP_RCERD_REG_RCERD_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_XCERC_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_XCERC_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_XCERC_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_XCERC_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_XCERC_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_XCERC_REG_XCERC_POS                                                                      0
#define            MCBSP2_MCBSP_XCERC_REG_XCERC_NUMB                                                                     16
#define            MCBSP2_MCBSP_XCERC_REG_XCERC_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_XCERD_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_XCERD_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_XCERD_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_XCERD_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_XCERD_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_XCERD_REG_XCERD_POS                                                                      0
#define            MCBSP2_MCBSP_XCERD_REG_XCERD_NUMB                                                                     16
#define            MCBSP2_MCBSP_XCERD_REG_XCERD_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_RCERE_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERE_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERE_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERE_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERE_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERE_REG_RCERE_POS                                                                      0
#define            MCBSP2_MCBSP_RCERE_REG_RCERE_NUMB                                                                     16
#define            MCBSP2_MCBSP_RCERE_REG_RCERE_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_RCERF_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERF_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERF_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERF_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERF_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERF_REG_RCERF_POS                                                                      0
#define            MCBSP2_MCBSP_RCERF_REG_RCERF_NUMB                                                                     16
#define            MCBSP2_MCBSP_RCERF_REG_RCERF_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_XCERE_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_XCERE_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_XCERE_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_XCERE_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_XCERE_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_XCERE_REG_XCERE_POS                                                                      0
#define            MCBSP2_MCBSP_XCERE_REG_XCERE_NUMB                                                                     16
#define            MCBSP2_MCBSP_XCERE_REG_XCERE_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_XCERF_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_XCERF_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_XCERF_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_XCERF_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_XCERF_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_XCERF_REG_XCERF_POS                                                                      0
#define            MCBSP2_MCBSP_XCERF_REG_XCERF_NUMB                                                                     16
#define            MCBSP2_MCBSP_XCERF_REG_XCERF_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_RCERG_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERG_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERG_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERG_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERG_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERG_REG_RCERG_POS                                                                      0
#define            MCBSP2_MCBSP_RCERG_REG_RCERG_NUMB                                                                     16
#define            MCBSP2_MCBSP_RCERG_REG_RCERG_RES_VAL                                                                  0x0
//R/W


//MCBSP2_MCBSP_RCERH_REG



#ifndef DSP_ACCESS
#define            MCBSP2_MCBSP_RCERH_REG                                                                              REG16(MCBSP2_BASE_ADDR_ARM+MCBSP2_MCBSP_RCERH_REG_OFFSET)
#else
#define            MCBSP2_MCBSP_RCERH_REG                                                                              REG16(MCBSP2_BASE_ADDR_DSP+MCBSP2_MCBSP_RCERH_REG_OFFSET)
#endif


#define            MCBSP2_MCBSP_RCERH_REG_RCERH_POS                                                                      0
#define            MCBSP2_MCBSP_RCERH_REG_RCERH_NUMB                                                                     16
#define            MCBSP2_MCBS