option.inc

三星 s3c2460 从k9f1208u0m NAND FLASH BOOT系统 源代码

	[ (WHICH_PORT=1)
_ISR_STARTADDRESS	EQU		0x1002ff00
	|
_ISR_STARTADDRESS	EQU		0x2002ff00
	]
		
top_of_stacks		EQU		_ISR_STARTADDRESS

					GBLL	VFP9_S 
VFP9_S				SETL 	{FALSE}

					GBLL	S3C2460X
;=====================================================================================
;	(62,3,1)=84Mhz,  (42,1,1)=100Mhz, (54,1,1)=124Mhz, (68,4,0)=152Mhz, (62,3,0)=168Mhz
;	(42,1,0)=200Mhz, (60,2,0)=204Mhz, (47,1,0)=220Mhz, (72,2,0)=240Mhz, (79,2,0)=261Mhz
;	(86,2,0)=282Mhz, (92,2,0)=300Mhz

Startup_MPLL		EQU		200000000

Startup_Mdiv		EQU 	42
Startup_Pdiv		EQU 	1
Startup_Sdiv		EQU 	0

Startup_ARMCLKdiv	EQU		0			;	0 :	ARMCLK	= MPLL
										;	1 :	ARMCLK	= MPLL/2
Startup_HCLKdiv		EQU		1			;	0 :	HCLK	= ARMCLK
										;	1 :	HCLK	= ARMCLK/2
										;	2 :	HCLK	= ARMCLK/3
										;	3 :	HCLK	= ARMCLK/4
Startup_PCLKdiv		EQU		1			;	0 :	PCLK	= HCLK
										;	1 :	PCLK	= HCLK/2

Startup_ARMCLK		EQU		Startup_MPLL/(Startup_ARMCLKdiv+1)
Startup_HCLK		EQU		Startup_ARMCLK/(Startup_HCLKdiv+1)
Startup_PCLK		EQU		Startup_HCLK/(Startup_PCLKdiv+1)

;======================================================================================
;	PORT1 config	[SDRAM_D, DDR] 	or	[SDRAM_L, L2RAM]
;
;	Density			[SDRAM_D, DDR]		0: 128M
;										1: 256/512/1G
;
;					[SDRAM_L, L2RAM]	2: 128M
;										3: 256M
;										4: 512M
;										5: 1G

					;GBLL	PORT1_SDRAM_D
					GBLL	PORT1_DDR					

P1_Density0			EQU		1
P1_Density1			EQU		1


P1_tREFRESH			EQU		780		;	us *100

P1_tRAS				EQU		60		;	ns
P1_tRC				EQU		90		;	ns
P1_tRCD				EQU		30		;	ns
P1_tRP				EQU		30		;	ns

P1_CL				EQU		3


;======================================================================================
;	PORT2 config	[SDRAM_D, DDR] 	or	[SDRAM_L, L2RAM]
;
;
;	Density			[SDRAM_D, DDR]		0: 128M
;										1: 256/512/1G
;
;					[SDRAM_L, L2RAM]	2: 128M
;										3: 256M
;										4: 512M
;										5: 1G

					;GBLL	PORT2_SDRAM_D
					GBLL	PORT2_DDR

P2_Density0			EQU		1
P2_Density1			EQU		1


P2_tREFRESH			EQU		780		;	us *100

P2_tRAS				EQU		60		;	ns
P2_tRC				EQU		90		;	ns
P2_tRCD				EQU		30		;	ns
P2_tRP				EQU		30		;	ns

P2_CL				EQU		3

	END